- 这是小实验还是接着上个小实验的：超声波测距小实验（一） 数码管显示回响信号脉冲宽度 先说说实验的要求： 超声波测距回响脉宽计数之均值滤波处理，每100ms产生1个超声波测距模块所需的10us高脉冲激励（超声波测距模块的触发信号），并用数码管以16进制数据显示经过滤波处理的回响信号的高脉冲计数值（以10us为单位）。 如下为功能框图： 滤波算法与实现： ... 这是小实验还是接着上个小实验的：超声波测距小实验（一） 数码管显示回响信号脉冲宽度 先说说实验的要求： 超声波测距回响脉宽计数之均值滤波处理，每100ms产生1个超声波测距模块所需的10us高脉冲激励（超声波测距模块的触发信号），并用数码管以16进制数据显示经过滤波处理的回响信号的高脉冲计数值（以10us为单位）。 如下为功能框图： 滤波算法与实现： ...
- 第一种，正儿八经： 带异步复位，同步使能的D触发器： module dff_reset_en_1seg( input clk, input reset, input en, input d, output reg q ); always @(posedge clk, posedge reset) begin if(reset) q <= 1'b0; else if(... 第一种，正儿八经： 带异步复位，同步使能的D触发器： module dff_reset_en_1seg( input clk, input reset, input en, input d, output reg q ); always @(posedge clk, posedge reset) begin if(reset) q <= 1'b0; else if(...
- 竞争与险象的讨论前提 当多个输入发生变化时，由于变化时刻以及延迟的影响，组合逻辑的输出中必然存在着不稳定态。但是通过上篇博文的分析：组合逻辑中的竞争与险象问题（一），我们发现即使仅有一个输入发生变化时，组合逻辑的输出仍可能存在问题，这便是组合逻辑中存在的最大隐患：竞争与险象。 什么是竞争？ 组合逻辑的本质是与或非门，因此无论多么复杂的电路，其本质都是上面三种运算组成。由... 竞争与险象的讨论前提 当多个输入发生变化时，由于变化时刻以及延迟的影响，组合逻辑的输出中必然存在着不稳定态。但是通过上篇博文的分析：组合逻辑中的竞争与险象问题（一），我们发现即使仅有一个输入发生变化时，组合逻辑的输出仍可能存在问题，这便是组合逻辑中存在的最大隐患：竞争与险象。 什么是竞争？ 组合逻辑的本质是与或非门，因此无论多么复杂的电路，其本质都是上面三种运算组成。由...
- 有关状态机的文章，事实上已经写过很多了，可是即使如此，真的懂了吗？真的能熟练应用吗？未必吧。这篇博文来源是《FPGA之道》，认真下看去收货颇丰！ 借这个主题来梳理下状态机： 状态机简介 状态机是FPGA设计中一种非常重要、非常根基的设计思想，堪称FPGA的灵魂，贯穿FPGA设计的始终。 简单地说，状态机就是一副描绘着状态变迁的状态转移图，它体现着系统对外界事件的反应和... 有关状态机的文章，事实上已经写过很多了，可是即使如此，真的懂了吗？真的能熟练应用吗？未必吧。这篇博文来源是《FPGA之道》，认真下看去收货颇丰！ 借这个主题来梳理下状态机： 状态机简介 状态机是FPGA设计中一种非常重要、非常根基的设计思想，堪称FPGA的灵魂，贯穿FPGA设计的始终。 简单地说，状态机就是一副描绘着状态变迁的状态转移图，它体现着系统对外界事件的反应和...
- 时钟抖动是指芯片的某一个给定点上时钟周期发生暂时的变化，即相邻两个时钟周期之间存在差值。这个误差是时钟发生器内部产生的，和晶振或者PLL内部电路有关，时钟信号传播过程中的噪声对其也有影响。 时钟抖动有两种类型：确定性抖动和随机性抖动。（暂时不展开） 降低时钟抖动的方法： 1、选择相位噪声特性好（时钟抖动小）的晶体振荡器。 2、采用合理的逻辑电平并以差分形式传输时钟... 时钟抖动是指芯片的某一个给定点上时钟周期发生暂时的变化，即相邻两个时钟周期之间存在差值。这个误差是时钟发生器内部产生的，和晶振或者PLL内部电路有关，时钟信号传播过程中的噪声对其也有影响。 时钟抖动有两种类型：确定性抖动和随机性抖动。（暂时不展开） 降低时钟抖动的方法： 1、选择相位噪声特性好（时钟抖动小）的晶体振荡器。 2、采用合理的逻辑电平并以差分形式传输时钟...
- 目录 MUXF7_D MUXF7_L MUXF8 MUXF8_D MUXF8_L 内容来自：Xilinx 7 Series FPGA and Zynq-7000 All Programmable SoC Libraries Guide for HDL Designs MUXF7 Primitive: 2-to-1 Look-Up Table Multiplex... 目录 MUXF7_D MUXF7_L MUXF8 MUXF8_D MUXF8_L 内容来自：Xilinx 7 Series FPGA and Zynq-7000 All Programmable SoC Libraries Guide for HDL Designs MUXF7 Primitive: 2-to-1 Look-Up Table Multiplex...
- 以ADC0809为例，设计一个ADC采样控制电路，采用有限状态机的方式。 传统的ADC采样控制的方法是用单片机控制，单片机控制ADC采样具有编程简单，控制灵活的优点，但是采样速度慢，CPU控制的低速极大地限制了ADC器件告诉性能的发挥，在高速ADC控制中，目前基本上都是使用可编程逻辑器件来完成。 下面是ADC0809的内部电路图： 引脚图： 引脚功能： ... 以ADC0809为例，设计一个ADC采样控制电路，采用有限状态机的方式。 传统的ADC采样控制的方法是用单片机控制，单片机控制ADC采样具有编程简单，控制灵活的优点，但是采样速度慢，CPU控制的低速极大地限制了ADC器件告诉性能的发挥，在高速ADC控制中，目前基本上都是使用可编程逻辑器件来完成。 下面是ADC0809的内部电路图： 引脚图： 引脚功能： ...
- Half-band Filter As previously described, every second filter coefficient for a half-band filter with an odd number of terms is zero. When specifying the filter coefficient data for this f... Half-band Filter As previously described, every second filter coefficient for a half-band filter with an odd number of terms is zero. When specifying the filter coefficient data for this f...
- FPGA内部时序单元到输出端口的路径也需要约束其output delay，如图1所示框图。 图1 约束output delay的命令是set_output_delay，具体的参数如下： set_output_delay –clock reference_clock –min... FPGA内部时序单元到输出端口的路径也需要约束其output delay，如图1所示框图。 图1 约束output delay的命令是set_output_delay，具体的参数如下： set_output_delay –clock reference_clock –min...
- Filter Coefficient Data 滤波器系数使用扩展名为.coe的系数文件提供给FIR编译器。 这是一个ASCII文本文件，带有单行标题，用于定义用于系数数据的数字表示的基数，后跟系数值本身。 对于N抽头滤波器，如图3-36所示。 滤波器系数可以以整数的形式提供，可以是基-10、基-16或基-2表示。系数为10，系数为16，系数为2。这句话的英文原版更好... Filter Coefficient Data 滤波器系数使用扩展名为.coe的系数文件提供给FIR编译器。 这是一个ASCII文本文件，带有单行标题，用于定义用于系数数据的数字表示的基数，后跟系数值本身。 对于N抽头滤波器，如图3-36所示。 滤波器系数可以以整数的形式提供，可以是基-10、基-16或基-2表示。系数为10，系数为16，系数为2。这句话的英文原版更好...
- 超声波测距原理： 超声波测距原理是在超声波发射装置发出超声波，它的根据是接收器接到超声波时的时间差，与雷达测距原理相似。 超声波发射器向某一方向发射超声波，在发射时刻的同时开始计时，超声波在空气中传播，途中碰到障碍物就立即返回来，超声波接收器收到反射波就立即停止计时。 （超声波在空气中的传播速度为340m/s，根据计时器记录的时间t（秒），就可以计算出发射点距障碍物的距离... 超声波测距原理： 超声波测距原理是在超声波发射装置发出超声波，它的根据是接收器接到超声波时的时间差，与雷达测距原理相似。 超声波发射器向某一方向发射超声波，在发射时刻的同时开始计时，超声波在空气中传播，途中碰到障碍物就立即返回来，超声波接收器收到反射波就立即停止计时。 （超声波在空气中的传播速度为340m/s，根据计时器记录的时间t（秒），就可以计算出发射点距障碍物的距离...
- RTL设计 在RTL设计中，将想要抓取的信号前加上： (*KEEP = "TRUE"*) reg led_reg02; 例如，本例中需要抓取的信号是led_reg02； ILA核的生成及例化 之后生成一个ILA核，如下： 点击OK，生成ILA核完毕。之后在程序中例化ILA核： 给出例化程序部分： ila_0 ila_s... RTL设计 在RTL设计中，将想要抓取的信号前加上： (*KEEP = "TRUE"*) reg led_reg02; 例如，本例中需要抓取的信号是led_reg02； ILA核的生成及例化 之后生成一个ILA核，如下： 点击OK，生成ILA核完毕。之后在程序中例化ILA核： 给出例化程序部分： ila_0 ila_s...
- 待续 待续
- 上篇博文：半带 FIR 滤波器（Half-band FIR Filter） 希尔伯特变换在数字通信系统中有很多种使用方式。理想的希尔伯特变换为正频率提供90度的相移，为负频率提供-90度的相移。 希尔伯特变换接收一个实值信号，并且产生一个复的 （I, Q）输出信号。输出信号的正交部分（Q）由如图 3-22所示冲激响应的 FIR 滤波器产生。同相分量（I）是输入信号经过延时后... 上篇博文：半带 FIR 滤波器（Half-band FIR Filter） 希尔伯特变换在数字通信系统中有很多种使用方式。理想的希尔伯特变换为正频率提供90度的相移，为负频率提供-90度的相移。 希尔伯特变换接收一个实值信号，并且产生一个复的 （I, Q）输出信号。输出信号的正交部分（Q）由如图 3-22所示冲激响应的 FIR 滤波器产生。同相分量（I）是输入信号经过延时后...
- 1、什么是高阻态？ 高阻态：电路的一种输出状态，既不是高电平也不是低电平，如果高阻态再输入下一级电路的话，对下级电路无任何影响，可以理解为断路，不被任何东西所驱动，也不驱动任何东西。 之前写过和高阻态相关的博文：https://blog.csdn.net/Reborn_Lee/article/details/83756121 2、集成时钟门控单元（Integrated... 1、什么是高阻态？ 高阻态：电路的一种输出状态，既不是高电平也不是低电平，如果高阻态再输入下一级电路的话，对下级电路无任何影响，可以理解为断路，不被任何东西所驱动，也不驱动任何东西。 之前写过和高阻态相关的博文：https://blog.csdn.net/Reborn_Lee/article/details/83756121 2、集成时钟门控单元（Integrated...
上滑加载中
推荐直播
-
香橙派AIpro的远程推理框架与实验案例2025/07/04 周五 19:00-20:00
郝家胜 -华为开发者布道师-高校教师
AiR推理框架创新采用将模型推理与模型应用相分离的机制，把香橙派封装为AI推理黑盒服务，构建了分布式远程推理框架，并提供多种输入模态、多种输出方式以及多线程支持的高度复用框架，解决了开发板环境配置复杂上手困难、缺乏可视化体验和资源稀缺课程受限等痛点问题，真正做到开箱即用，并支持多种笔记本电脑环境、多种不同编程语言，10行代码即可体验图像分割迁移案例。
回顾中 -
鸿蒙端云一体化应用开发2025/07/10 周四 19:00-20:00
倪红军 华为开发者布道师-高校教师
基于鸿蒙平台终端设备的应用场景越来越多、使用范围越来越广。本课程以云数据库服务为例，介绍云侧项目应用的创建、新建对象类型、新增存储区及向对象类型中添加数据对象的方法，端侧（HarmonyOS平台）一体化工程项目的创建、云数据资源的关联方法及对云侧数据的增删改查等操作方法，为开发端云一体化应用打下坚实基础。
即将直播
热门标签