- 上篇博文写了一些有关CMOS门电路的基础内容，相信认真看完，一定能画出各种CMOS门电路：CMOS门电路，这些是最常考的基础内容。 下面简单介绍一下其他概念题目： 1、 解释一下Vih，Vil，Vol，Voh，Vt。 这些是有关逻辑电平的一些概念： 输入高电平（Vih）：保证逻辑门的输入为高电平时所允许的最小输入高电平，当输入电平高于Vih时，则认为输入电... 上篇博文写了一些有关CMOS门电路的基础内容，相信认真看完，一定能画出各种CMOS门电路：CMOS门电路，这些是最常考的基础内容。 下面简单介绍一下其他概念题目： 1、 解释一下Vih，Vil，Vol，Voh，Vt。 这些是有关逻辑电平的一些概念： 输入高电平（Vih）：保证逻辑门的输入为高电平时所允许的最小输入高电平，当输入电平高于Vih时，则认为输入电...
- 文章目录 前言Verilog数据类型Verilog四值逻辑系统寄存器数据类型regintegerreal 线网数据类型wiretrisupply1/supply0wand/triandwor/triortri1/tri0/ trireg 参数数据类型parameterlocalparamspecparam 如何定义数组常量表示方法二进制表示法八进制表示法十六进制... 文章目录 前言Verilog数据类型Verilog四值逻辑系统寄存器数据类型regintegerreal 线网数据类型wiretrisupply1/supply0wand/triandwor/triortri1/tri0/ trireg 参数数据类型parameterlocalparamspecparam 如何定义数组常量表示方法二进制表示法八进制表示法十六进制...
- 文章目录 前言仿真语法Graphic Waveform数字波形简介从实际到仿真实际系统检测软件仿真模拟 “Hello world”之Graphic Waveform待仿真设计 一些绘制波形的操作添加端口创建时钟信号钳制与释放信号电平翻转生成随机序列总线设置 一些观察波形的操作波形缩放总线观察添加时标边沿寻找 波形仿真结果分析及重要注意事项一、如果判断仿真结果对与... 文章目录 前言仿真语法Graphic Waveform数字波形简介从实际到仿真实际系统检测软件仿真模拟 “Hello world”之Graphic Waveform待仿真设计 一些绘制波形的操作添加端口创建时钟信号钳制与释放信号电平翻转生成随机序列总线设置 一些观察波形的操作波形缩放总线观察添加时标边沿寻找 波形仿真结果分析及重要注意事项一、如果判断仿真结果对与...
- 文章目录 前言VHDL的串行语句VHDL直接信号赋值语句VHDL变量赋值语句VHDL条件语句优先级条件语句无优先级条件语句优先级条件语句与无优先级条件语句的对比case-when的一些变形 VHDL空语句VHDL循环语句VHDL等待语句VHDL过程调用语句 前言 所谓的串行语句，不过是形式上的串行，映射为硬件电路时仍然为并行的。 VHDL的串行语句... 文章目录 前言VHDL的串行语句VHDL直接信号赋值语句VHDL变量赋值语句VHDL条件语句优先级条件语句无优先级条件语句优先级条件语句与无优先级条件语句的对比case-when的一些变形 VHDL空语句VHDL循环语句VHDL等待语句VHDL过程调用语句 前言 所谓的串行语句，不过是形式上的串行，映射为硬件电路时仍然为并行的。 VHDL的串行语句...
- 前言 所谓的FPGA的应用模式就是配置方式的组合，在实际的项目开发中，我们可以在调试阶段通过JTAG配置模式进行配置，在成熟阶段，可以通过主动配置模式进行配置，而主动配置模式就是所谓的将bit流文件固化进flash的过程。 本文摘自《FPGA之道》介绍了几种常见的应用模式供不同场景使用。 应用模式简介 在实际的FPGA项目开发中，只采用一种配置模式往往不能满足我们... 前言 所谓的FPGA的应用模式就是配置方式的组合，在实际的项目开发中，我们可以在调试阶段通过JTAG配置模式进行配置，在成熟阶段，可以通过主动配置模式进行配置，而主动配置模式就是所谓的将bit流文件固化进flash的过程。 本文摘自《FPGA之道》介绍了几种常见的应用模式供不同场景使用。 应用模式简介 在实际的FPGA项目开发中，只采用一种配置模式往往不能满足我们...
- RapidIO规范定义了几种事务类型。 每种事务类型执行不同的功能。 IP核的事务支持是通过Vivado®集成设计环境（IDE）设置的。 表3-1列出了已定义的事务类型，并指示事务所属的LOG端口。 如果事务不是表3-1中定义的事务，或者在Vivado IDE中未启用对事务的支持，则认为该事务不受支持。 如果不支持接收的事务，则它将显示在用户定义的端口上。 如果用户定义的端... RapidIO规范定义了几种事务类型。 每种事务类型执行不同的功能。 IP核的事务支持是通过Vivado®集成设计环境（IDE）设置的。 表3-1列出了已定义的事务类型，并指示事务所属的LOG端口。 如果事务不是表3-1中定义的事务，或者在Vivado IDE中未启用对事务的支持，则认为该事务不受支持。 如果不支持接收的事务，则它将显示在用户定义的端口上。 如果用户定义的端...
- 本来突发奇想，想建立一个群来召集各路同行加入，共同讨论数字IC以及FPGA方向的笔试，面试题目，效果比想象中的要好，大家气氛很好，踊跃发言，大胆讨论，解决了很多有意思的问题，这里挑出两个题目来记录一下，个人感觉写的很好： 题目是： 本身快被遗忘了的一个题目，被大家的讨论掩盖过去了，可是好题终究还是会被发现，这位大哥就单独告诉我并给出了自己的思路，十分感谢，领教了。 ... 本来突发奇想，想建立一个群来召集各路同行加入，共同讨论数字IC以及FPGA方向的笔试，面试题目，效果比想象中的要好，大家气氛很好，踊跃发言，大胆讨论，解决了很多有意思的问题，这里挑出两个题目来记录一下，个人感觉写的很好： 题目是： 本身快被遗忘了的一个题目，被大家的讨论掩盖过去了，可是好题终究还是会被发现，这位大哥就单独告诉我并给出了自己的思路，十分感谢，领教了。 ...
- 目录 Homogeneous Heterogeneous 写在最后 上一篇博文已经简单的介绍了元件库是如何创建的，并且了解了arCAD Capture CIS的一些最基本的操作。 下面这篇博文继续沿着上面的说，我们开始画分裂元件的元件库。 所谓的分裂元件，通俗地说就是同一个元件，分为几块画出来，最典型的就是FPGA，由于FPGA引脚众多，不可能在... 目录 Homogeneous Heterogeneous 写在最后 上一篇博文已经简单的介绍了元件库是如何创建的，并且了解了arCAD Capture CIS的一些最基本的操作。 下面这篇博文继续沿着上面的说，我们开始画分裂元件的元件库。 所谓的分裂元件，通俗地说就是同一个元件，分为几块画出来，最典型的就是FPGA，由于FPGA引脚众多，不可能在...
- Single Port RAM Synchronous Read/Write 这篇博文介绍单端口同步读写RAM，在之前的博文中，也介绍过类似的设计：【Verilog HDL 训练】第 13 天（存储器、SRAM） 在这篇博文中，与知识星球里的伙伴们交流，真是让我受益匪浅呀。 单端口同步读写RAM的设计没什么可描述的，代码不麻烦，看起来最为清晰： 输入输出... Single Port RAM Synchronous Read/Write 这篇博文介绍单端口同步读写RAM，在之前的博文中，也介绍过类似的设计：【Verilog HDL 训练】第 13 天（存储器、SRAM） 在这篇博文中，与知识星球里的伙伴们交流，真是让我受益匪浅呀。 单端口同步读写RAM的设计没什么可描述的，代码不麻烦，看起来最为清晰： 输入输出...
- 文章目录 写在前面IP核定制页面预览IP核定制详解lane widthLine RateGT REFCLK (MHz)INIT clk (MHz)DRP clk (MHz)Dataflow ModeInterfaceFlow controlBack ChannelGT selection 写在最后同行邀请参考资料 写在前面 很久没有在夜里写博客了，现... 文章目录 写在前面IP核定制页面预览IP核定制详解lane widthLine RateGT REFCLK (MHz)INIT clk (MHz)DRP clk (MHz)Dataflow ModeInterfaceFlow controlBack ChannelGT selection 写在最后同行邀请参考资料 写在前面 很久没有在夜里写博客了，现...
- 某发科的一个题目，仅仅给出下面一个电路图，让你画出Q1,Q2以及Q3的波形，并描述电路功能。 可以看出，这个电路很简单（可tm的当时就是没做出来），我当时疑惑的是初值是什么，输入初值是什么？ 可想想和输入初值有个毛线关系呀，第一个触发器的输入是第二个以及第三个触发器的输出的反馈，是Q1与Q2的或非； 只要触发器复位有初值即可，一般触发器复位初值为0，这里也默认为0，... 某发科的一个题目，仅仅给出下面一个电路图，让你画出Q1,Q2以及Q3的波形，并描述电路功能。 可以看出，这个电路很简单（可tm的当时就是没做出来），我当时疑惑的是初值是什么，输入初值是什么？ 可想想和输入初值有个毛线关系呀，第一个触发器的输入是第二个以及第三个触发器的输出的反馈，是Q1与Q2的或非； 只要触发器复位有初值即可，一般触发器复位初值为0，这里也默认为0，...
- 文章目录 背景定制framing接口的IP核生成示例工程并分析GEN模块分析CHECK模块分析 示例工程仿真总体仿真发送模块仿真接收模块仿真 参考资料交个朋友写在最后工程分享 背景 熬夜继续写Aurora系列博文！今天明显状态不如昨天，眼皮有点涩涩的，坚持一下。 如果不是写博客，我根本没有动力那么认真看，认真思考这个东西，这可能就是写博客输出的魅... 文章目录 背景定制framing接口的IP核生成示例工程并分析GEN模块分析CHECK模块分析 示例工程仿真总体仿真发送模块仿真接收模块仿真 参考资料交个朋友写在最后工程分享 背景 熬夜继续写Aurora系列博文！今天明显状态不如昨天，眼皮有点涩涩的，坚持一下。 如果不是写博客，我根本没有动力那么认真看，认真思考这个东西，这可能就是写博客输出的魅...
- 文章目录 VHDL的操作符号VHDL赋值运算符<=:==>位置赋值 VHDL按位运算符NOTANDORXORXNOR VHDL算术运算符+-*/MOD与REM** VHDL关系运算符VHDL逻辑运算符VHDL连接运算符VHDL移位运算符 VHDL的操作符号 VHDL赋值运算符 VHDL语言中共有3种赋值符号——“<=”、“:=”和... 文章目录 VHDL的操作符号VHDL赋值运算符<=:==>位置赋值 VHDL按位运算符NOTANDORXORXNOR VHDL算术运算符+-*/MOD与REM** VHDL关系运算符VHDL逻辑运算符VHDL连接运算符VHDL移位运算符 VHDL的操作符号 VHDL赋值运算符 VHDL语言中共有3种赋值符号——“<=”、“:=”和...
- 文章目录 前言内部时钟相关时序分析单时钟域时序分析多时钟域时序分析同源时钟的时序分析PLL、DCM的时序分析相关时钟的时序分析数据用作时钟的时序分析异步逻辑时序分析多时钟驱动同一时钟域的时序分析Latch相关的时序分析 前言 本文摘自于：《FPGA之道》。 内部时钟相关时序分析 时序分析的情形可以概括分为两大类：一类是和内部时钟相关的时序分析，它... 文章目录 前言内部时钟相关时序分析单时钟域时序分析多时钟域时序分析同源时钟的时序分析PLL、DCM的时序分析相关时钟的时序分析数据用作时钟的时序分析异步逻辑时序分析多时钟驱动同一时钟域的时序分析Latch相关的时序分析 前言 本文摘自于：《FPGA之道》。 内部时钟相关时序分析 时序分析的情形可以概括分为两大类：一类是和内部时钟相关的时序分析，它...
- 文章目录 前言Verilog的并行语句Verilog连续赋值语句普通连续赋值语句条件连续赋值语句 Verilog程序块语句沿事件纯组合always纯时序always具有同步复位的always具有异步复位的always具有混合复位的always Verilog实例化语句单独实例化数组实例化实例参数重载端口赋值形式 Verilog生成语句循环生成条件生成genera... 文章目录 前言Verilog的并行语句Verilog连续赋值语句普通连续赋值语句条件连续赋值语句 Verilog程序块语句沿事件纯组合always纯时序always具有同步复位的always具有异步复位的always具有混合复位的always Verilog实例化语句单独实例化数组实例化实例参数重载端口赋值形式 Verilog生成语句循环生成条件生成genera...
上滑加载中
推荐直播
-
基于开源鸿蒙+海思星闪开发板：嵌入式系统开发实战（Day1）2025/03/29 周六 09:00-18:00
华为开发者布道师
本次为期两天的课程将深入讲解OpenHarmony操作系统及其与星闪技术的结合应用，涵盖WS63E星闪开发板的详细介绍、“OpenHarmony+星闪”的创新实践、实验环境搭建以及编写首个“Hello World”程序等内容，旨在帮助学员全面掌握相关技术并进行实际操作
回顾中 -
基于开源鸿蒙+海思星闪开发板：嵌入式系统开发实战（Day2）2025/03/30 周日 09:00-12:00
华为开发者布道师
本次为期两天的课程将深入讲解OpenHarmony操作系统及其与星闪技术的结合应用，涵盖WS63E星闪开发板的详细介绍、“OpenHarmony+星闪”的创新实践、实验环境搭建以及编写首个“Hello World”程序等内容，旨在帮助学员全面掌握相关技术并进行实际操作
回顾中 -
从AI基础到昇腾：大模型初探、DeepSeek解析与昇腾入门2025/04/02 周三 16:00-17:30
不易 / 华为云学堂技术讲师
昇腾是华为研发的AI芯片，其具有哪些能力？我们如何基于其进行开发？本期直播将从AI以及大模型基础知识开始，介绍人工智能核心概念、昇腾AI基础软硬件平台以及昇腾专区，旨在为零基础或入门级学习者搭建从AI基础知识到昇腾技术的完整学习路径。
回顾中
热门标签