- 文章目录 前言状态机的概念状态机简介状态机的组成六要素状态集合初态终态输入符号集输出符号集状态转移函数 状态机的工作四要素现态输入输出次态 前言 本文摘选自《FPGA之道》，对于状态机，作者花了大篇幅来叙述，对于状态机的深刻理解，让人佩服，以至于平日里认识到的状态机，以为就是真理，可见真理还需要不断的认识。这里为了不让博文篇幅过长，选择多篇博客... 文章目录 前言状态机的概念状态机简介状态机的组成六要素状态集合初态终态输入符号集输出符号集状态转移函数 状态机的工作四要素现态输入输出次态 前言 本文摘选自《FPGA之道》，对于状态机，作者花了大篇幅来叙述，对于状态机的深刻理解，让人佩服，以至于平日里认识到的状态机，以为就是真理，可见真理还需要不断的认识。这里为了不让博文篇幅过长，选择多篇博客...
- 文章目录 前言FPGA开发流程背景知识的分析与研究项目方案的设计与制定写清楚项目背景写清楚项目需求写清楚方案框架写清楚算法细节确保逻辑完备性确保实现无关性确保书面易懂性 算法可行性仿真与验证Why？When？How？ FPGA设计方案的制定编写FPGA设计方案的好处如何编写FPGA设计方案 FPGA功能代码的编写FPGA设计的功能仿真一、仿真的分类。二、功能仿真... 文章目录 前言FPGA开发流程背景知识的分析与研究项目方案的设计与制定写清楚项目背景写清楚项目需求写清楚方案框架写清楚算法细节确保逻辑完备性确保实现无关性确保书面易懂性 算法可行性仿真与验证Why？When？How？ FPGA设计方案的制定编写FPGA设计方案的好处如何编写FPGA设计方案 FPGA功能代码的编写FPGA设计的功能仿真一、仿真的分类。二、功能仿真...
- 文章目录 前言设计方法学讨论FPGA程序设计的境界 前言 本文节选自《FPGA之道》。 设计方法学讨论 当实现一个FPGA项目时，我们的主要工作其实不是敲击键盘编写出华丽丽的HDL代码，恰恰相反，思考如何编写出恰当的HDL代码会占用更多的时间。这就好比写作文前要先打草稿、先列大纲，写作过程中再对写作思路不断修正、斟字酌句一样，在开始FPGA项目的实现... 文章目录 前言设计方法学讨论FPGA程序设计的境界 前言 本文节选自《FPGA之道》。 设计方法学讨论 当实现一个FPGA项目时，我们的主要工作其实不是敲击键盘编写出华丽丽的HDL代码，恰恰相反，思考如何编写出恰当的HDL代码会占用更多的时间。这就好比写作文前要先打草稿、先列大纲，写作过程中再对写作思路不断修正、斟字酌句一样，在开始FPGA项目的实现...
- 1、简述ASIC设计流程，并列举出各部分用到的工具？ 说实话，半路出家，没弄过ASIC，但是经常遇到ASIC与FPGA开发做比较的题目，不得不主动了解下ASIC： ASIC全称： Application Specific Integrated Circuit，是一种为专门目的而设计的集成电路。 现代ASIC常包含整个32-bit处理器,类似ROM、RAM、EEPROM、... 1、简述ASIC设计流程，并列举出各部分用到的工具？ 说实话，半路出家，没弄过ASIC，但是经常遇到ASIC与FPGA开发做比较的题目，不得不主动了解下ASIC： ASIC全称： Application Specific Integrated Circuit，是一种为专门目的而设计的集成电路。 现代ASIC常包含整个32-bit处理器,类似ROM、RAM、EEPROM、...
- 上篇写了双端口RAM设计（同步读写）：https://blog.csdn.net/Reborn_Lee/article/details/90647784 关于异步读写和同步读写，在单端口RAM设计中也提到过：https://blog.csdn.net/Reborn_Lee/article/details/90646285 这里就不再叙述了，总之就是和时钟无关了。 下面... 上篇写了双端口RAM设计（同步读写）：https://blog.csdn.net/Reborn_Lee/article/details/90647784 关于异步读写和同步读写，在单端口RAM设计中也提到过：https://blog.csdn.net/Reborn_Lee/article/details/90646285 这里就不再叙述了，总之就是和时钟无关了。 下面...
- 系统总览 RapidIO标准分为三层：逻辑，传输和物理。 逻辑层定义整体协议和数据包格式。 这是端点启动和完成事务（transaction）所必需的信息。 传输层提供数据包从端点移动到端点所需的路由信息。 物理层描述了设备级接口细节，例如数据包传输机制，流控制，电气特性和低级错误管理。 这种划分提供了将新事务类型添加到逻辑规范的灵活性，而无需修改传输或物理层规范。 ... 系统总览 RapidIO标准分为三层：逻辑，传输和物理。 逻辑层定义整体协议和数据包格式。 这是端点启动和完成事务（transaction）所必需的信息。 传输层提供数据包从端点移动到端点所需的路由信息。 物理层描述了设备级接口细节，例如数据包传输机制，流控制，电气特性和低级错误管理。 这种划分提供了将新事务类型添加到逻辑规范的灵活性，而无需修改传输或物理层规范。 ...
- 文章目录 前言FPGA设计的实现过程编译概述编译流程之综合综合的输入HDL代码综合设置 综合的输出综合的工具 编译流程之翻译融合翻译融合的输入翻译融合的输出翻译融合工具 编译流程之映射映射的输入映射的输出映射工具 编译流程之布局布线布局布线的输入布局布线的输出布局布线工具 编译流程之配置生成配置生成的输入配置生成的输出配置生成工具 前言 这里... 文章目录 前言FPGA设计的实现过程编译概述编译流程之综合综合的输入HDL代码综合设置 综合的输出综合的工具 编译流程之翻译融合翻译融合的输入翻译融合的输出翻译融合工具 编译流程之映射映射的输入映射的输出映射工具 编译流程之布局布线布局布线的输入布局布线的输出布局布线工具 编译流程之配置生成配置生成的输入配置生成的输出配置生成工具 前言 这里...
- 文章目录 前言有隐患的混写逻辑VHDL中应该禁止的写法在时序process中使用variable在组合process中使用variable鲁莽的process糅合 Verilog中应该禁止的写法在时序always中使用阻塞赋值在组合always中使用非阻塞赋值 前言 本文节选自《FPGA之道》，让我们和作者一起来看下编写FPGA时需要遵循的一些... 文章目录 前言有隐患的混写逻辑VHDL中应该禁止的写法在时序process中使用variable在组合process中使用variable鲁莽的process糅合 Verilog中应该禁止的写法在时序always中使用阻塞赋值在组合always中使用非阻塞赋值 前言 本文节选自《FPGA之道》，让我们和作者一起来看下编写FPGA时需要遵循的一些...
- 我们常常会看到IC/FPGA的笔试题中经常会让求最小时钟周期或者最高时钟频率问题，这些也不是没有道理的，它是时序分析的基础，周期约束的根据也是如此。 FPGA系统设计通常分为两种，一种是给定时钟频率，这时系统设计的目标是确保两个触发器之间的延迟不会超过1个时钟周期。我们需要控制逻辑门延迟，使得门延迟不会大于最大门延迟（它会出题让你算最大门延迟）。 另一类是时钟频率不固定，... 我们常常会看到IC/FPGA的笔试题中经常会让求最小时钟周期或者最高时钟频率问题，这些也不是没有道理的，它是时序分析的基础，周期约束的根据也是如此。 FPGA系统设计通常分为两种，一种是给定时钟频率，这时系统设计的目标是确保两个触发器之间的延迟不会超过1个时钟周期。我们需要控制逻辑门延迟，使得门延迟不会大于最大门延迟（它会出题让你算最大门延迟）。 另一类是时钟频率不固定，...
- 文章目录 前言HDL选择最后想说 前言 对于HDL语言的选择，这是一个可以讨论也是一个没有必要讨论的问题，通常我们选择学习哪一种语言的时候，很多种情况是迫于形势，例如在实验室师兄师姐使用哪种语言；在学校，老师教了哪种语言；还或者就是哪一种语言易于上手等等。 为了长远之计，究竟选择哪一种语言进行学习呢？ 这对于新手和即将成为准老手的FPGA开发者来说，... 文章目录 前言HDL选择最后想说 前言 对于HDL语言的选择，这是一个可以讨论也是一个没有必要讨论的问题，通常我们选择学习哪一种语言的时候，很多种情况是迫于形势，例如在实验室师兄师姐使用哪种语言；在学校，老师教了哪种语言；还或者就是哪一种语言易于上手等等。 为了长远之计，究竟选择哪一种语言进行学习呢？ 这对于新手和即将成为准老手的FPGA开发者来说，...
- 文章目录 前言复位的设计为什么FPGA设计中要有复位复位方式的分类同步复位异步复位 复位的设计方法同步信号同步复位同步信号异步复位异步信号同步复位异步信号异步复位 复位高扇出的解决方案寄存器的复制正确的利用全局时钟树减少不必要的复位扇出 全局复位与局部复位 前言 复位设计在FPGA以及IC设计中，是一个十分重要的话题，关于这个话题，之前也作为重点总结... 文章目录 前言复位的设计为什么FPGA设计中要有复位复位方式的分类同步复位异步复位 复位的设计方法同步信号同步复位同步信号异步复位异步信号同步复位异步信号异步复位 复位高扇出的解决方案寄存器的复制正确的利用全局时钟树减少不必要的复位扇出 全局复位与局部复位 前言 复位设计在FPGA以及IC设计中，是一个十分重要的话题，关于这个话题，之前也作为重点总结...
- 上篇博文讲到了：单端口同步读写RAM的设计，那里对RAM的读写采用的是同步的方式，也就是和时钟同步，读写都依赖于时钟。 这篇博文，我们的写依然是同步的，但是读是异步的，所谓的异步就是指不依赖于时钟，这点我们在后面的代码设计中可以清晰的看出。 截取出来： // Memory Read Block // Read Operation : When we =... 上篇博文讲到了：单端口同步读写RAM的设计，那里对RAM的读写采用的是同步的方式，也就是和时钟同步，读写都依赖于时钟。 这篇博文，我们的写依然是同步的，但是读是异步的，所谓的异步就是指不依赖于时钟，这点我们在后面的代码设计中可以清晰的看出。 截取出来： // Memory Read Block // Read Operation : When we =...
- 做硬件的同学都知道，在电路板到来的初期，我们需要各种各样的测试，这个FPGA为什么不能工作啦，DSP为什么链接不上丫之类的，需要我们根据电路图的版图来测试这些芯片的供电情况，以及电路的各个部分的电压等等。 如果你认为，我要成为一个FPGA开发工程师，只是写写逻辑之类的，貌似过于狭隘。 但是在查看版图的时候，我们用到了Cadence软件，在一次都没有接触过的同学，上手就打开... 做硬件的同学都知道，在电路板到来的初期，我们需要各种各样的测试，这个FPGA为什么不能工作啦，DSP为什么链接不上丫之类的，需要我们根据电路图的版图来测试这些芯片的供电情况，以及电路的各个部分的电压等等。 如果你认为，我要成为一个FPGA开发工程师，只是写写逻辑之类的，貌似过于狭隘。 但是在查看版图的时候，我们用到了Cadence软件，在一次都没有接触过的同学，上手就打开...
- 文章目录 前言提高设计的移植性保持良好的代码风格按照硬件依赖性区分代码少使用专有IP核 提高设计的保密性动态配置参数法采用具有保密性的技术 前言 本文节选自《FPGA之道》。 提高设计的移植性 移植是一个和重用有些类似的问题，不过还是有些区别。移植主要指的是系统级的拷贝、修改，而重用则主要指的是部分拷贝、修改。FPGA设计经常会涉及到移植的问... 文章目录 前言提高设计的移植性保持良好的代码风格按照硬件依赖性区分代码少使用专有IP核 提高设计的保密性动态配置参数法采用具有保密性的技术 前言 本文节选自《FPGA之道》。 提高设计的移植性 移植是一个和重用有些类似的问题，不过还是有些区别。移植主要指的是系统级的拷贝、修改，而重用则主要指的是部分拷贝、修改。FPGA设计经常会涉及到移植的问...
- 博文目录 写在前面正文标量与变量位选择常见错误 参考资料交个朋友 写在前面 上一篇博文就说到了Verilog的数据类型，其中就常用的就是reg类型以及wire类型，这两种类型可以定义一位的变量也可以定义多位的变量，其中一位称之为标量，多位称之为向量，类似于数组。本篇博客主要讲述对多位变量的一些操作。 例如： Verilog 2001修订版新增的b... 博文目录 写在前面正文标量与变量位选择常见错误 参考资料交个朋友 写在前面 上一篇博文就说到了Verilog的数据类型，其中就常用的就是reg类型以及wire类型，这两种类型可以定义一位的变量也可以定义多位的变量，其中一位称之为标量，多位称之为向量，类似于数组。本篇博客主要讲述对多位变量的一些操作。 例如： Verilog 2001修订版新增的b...
上滑加载中
推荐直播
-
码道新技能，AI 新生产力——从自动视频生成到开源项目解析2026/04/08 周三 19:00-21:00
童得力-华为云开发者生态运营总监/何文强-无人机企业AI提效负责人
本次华为云码道 Skill 实战活动，聚焦两大 AI 开发场景：通过实战教学，带你打造 AI 编程自动生成视频 Skill，并实现对 GitHub 热门开源项目的智能知识抽取，手把手掌握 Skill 开发全流程，用 AI 提升研发效率与内容生产力。
回顾中 -
华为云码道：零代码股票智能决策平台全功能实战2026/04/18 周六 10:00-12:00
秦拳德-中软国际教育卓越研究院研究员、华为云金牌讲师、云原生技术专家
利用Tushare接口获取实时行情数据，采用Transformer算法进行时序预测与涨跌分析，并集成DeepSeek API提供智能解读。同时，项目深度结合华为云CodeArts（码道）的代码智能体能力，实现代码一键推送至云端代码仓库，建立起高效、可协作的团队开发新范式。开发者可快速上手，从零打造功能完整的个股筛选、智能分析与风险管控产品。
回顾中 -
华为云码道全新升级，多会话并行与多智能体协作2026/05/08 周五 19:00-21:00
王一男-华为云码道产品专家；张嘉冉-华为云码道工程师；胡琦-华为云HCDE；程诗杰-华为云HCDG
华为云码道4月份版本全新升级，此次直播深度解读4月份产品特性，通过“特性解读+实操演示+实战案例+设计创新”的组合，全方位展现码道在多会话并行与多智能体协作方面的能力，赋能开发者提升效率
正在直播
热门标签