- FPGA进入到一个工艺越来越牛的境界，很多人在学习FPGA的时候还在墨守陈规的从Spartan3学起，还是在ISE开始着手，总是觉得工艺是类似的，方法也是类似的。在和很多工程师一起讨论的时候，就明确的告诉了他们，现在工艺的变化，FPGA已经进入到了一个很不一般的境界。正是这个境界的变化，让FPGA这个不太大众的芯片终于开始逐步的替代了ASIC和ASSP。... FPGA进入到一个工艺越来越牛的境界，很多人在学习FPGA的时候还在墨守陈规的从Spartan3学起，还是在ISE开始着手，总是觉得工艺是类似的，方法也是类似的。在和很多工程师一起讨论的时候，就明确的告诉了他们，现在工艺的变化，FPGA已经进入到了一个很不一般的境界。正是这个境界的变化，让FPGA这个不太大众的芯片终于开始逐步的替代了ASIC和ASSP。...
- 目录 背景 CLB布局（CLB Arrangement） ASMBL Architecture CLB Slices CLB/Slice Configurations Slice Description Look-Up Table (LUT) Storage Elements Control Signals 背景 本博文是上篇博文的续集：Xilinx®... 目录 背景 CLB布局（CLB Arrangement） ASMBL Architecture CLB Slices CLB/Slice Configurations Slice Description Look-Up Table (LUT) Storage Elements Control Signals 背景 本博文是上篇博文的续集：Xilinx®...
- 1.3再深入一点的了解CLB 这个图有点大，但是太经典了，搞得我不得不放弃扔掉它的想法。是不是有人已经看迷糊了。那咱就慢慢的清晰呗。有时候也不一定要一开始明白，如果一开始明白，那么会越来越糊涂。 那么这个是啥？这个就是一个Slice，这个Slice由几部分组成，4个六输入查找表，很多的复用器（multiplexers），一条自下而上的进位链（这个进... 1.3再深入一点的了解CLB 这个图有点大，但是太经典了，搞得我不得不放弃扔掉它的想法。是不是有人已经看迷糊了。那咱就慢慢的清晰呗。有时候也不一定要一开始明白，如果一开始明白，那么会越来越糊涂。 那么这个是啥？这个就是一个Slice，这个Slice由几部分组成，4个六输入查找表，很多的复用器（multiplexers），一条自下而上的进位链（这个进...
- 多项抽取滤波器的基本原理：根据等式3-1，将一组N个原型滤波器系数映射到M个多相子滤波器中，映射关系如下： 图3-26显示了多相抽取滤波器选项，它实现了计算效率高的M-to-1多相抽取滤波器。 如上图，多相子滤波器从第M个开始逐个以输出采样x(n)作为输入，到第一个输入后完成一轮循环，即将M个采样分别送入M个多相子滤波器后，开始得到输出，输出为... 多项抽取滤波器的基本原理：根据等式3-1，将一组N个原型滤波器系数映射到M个多相子滤波器中，映射关系如下： 图3-26显示了多相抽取滤波器选项，它实现了计算效率高的M-to-1多相抽取滤波器。 如上图，多相子滤波器从第M个开始逐个以输出采样x(n)作为输入，到第一个输入后完成一轮循环，即将M个采样分别送入M个多相子滤波器后，开始得到输出，输出为...
- 一.查找表（Look-Up-Table)的原理与结构采用这种结构的PLD芯片我们也可以称之为FPGA：如altera的ACEX,APEX系列,xilinx的Spartan,Virtex系列等。 查找表（Look-Up-Table)简称为LUT，LUT本质上就是一个RAM。 目前FPGA中多使用4输入的LUT，所以每一个LUT可以看成一个有4位地址线的16x1的RAM。 当用户... 一.查找表（Look-Up-Table)的原理与结构采用这种结构的PLD芯片我们也可以称之为FPGA：如altera的ACEX,APEX系列,xilinx的Spartan,Virtex系列等。 查找表（Look-Up-Table)简称为LUT，LUT本质上就是一个RAM。 目前FPGA中多使用4输入的LUT，所以每一个LUT可以看成一个有4位地址线的16x1的RAM。 当用户...
- 目录 MATLAB操作 Vivado操作 MATLAB操作 在matlab中命令窗口中输入：filterDesigner，设计如下参数的带通滤波器； 在左侧第三个功能设置：Set quantization parameters，选择Filter arithmetic为Fixed-point，由于只是测试，参数保持默认即可。 在菜单栏中选... 目录 MATLAB操作 Vivado操作 MATLAB操作 在matlab中命令窗口中输入：filterDesigner，设计如下参数的带通滤波器； 在左侧第三个功能设置：Set quantization parameters，选择Filter arithmetic为Fixed-point，由于只是测试，参数保持默认即可。 在菜单栏中选...
- MCB模块 Spartan-6器件具有2或4个专用嵌入式多端口存储器控制器模块（MCB），实现了到4个常见存储器标准的简单连接：DDR3、DDR2、DDR 和LPDDR（移动DDR）。Spartan-6器件为专用MCB模块提供了高达800Mbit/s 的数据速率，并且其存储器接口性能是上一代和竞争低成本FPGA 解决方案的2 倍。使用专用存储器控制器还有很多功耗节省优势，特别... MCB模块 Spartan-6器件具有2或4个专用嵌入式多端口存储器控制器模块（MCB），实现了到4个常见存储器标准的简单连接：DDR3、DDR2、DDR 和LPDDR（移动DDR）。Spartan-6器件为专用MCB模块提供了高达800Mbit/s 的数据速率，并且其存储器接口性能是上一代和竞争低成本FPGA 解决方案的2 倍。使用专用存储器控制器还有很多功耗节省优势，特别...
- ChipScope Pro内核生成器应用实例 下面通过一个简单8位计数器的例子，了解如何在工程中添加ChipScope Pro内核生成器的各个IP核，对FPGA内部节点和逻辑进行观测。在该实例中，我们将调用一个ICON、一个ILA和一个VIO。 1. 新建项目工程和RTL程序。(1) 新建工程，选择器件型号、封装等项目信息，如图9-14所示。 图9-14 器... ChipScope Pro内核生成器应用实例 下面通过一个简单8位计数器的例子，了解如何在工程中添加ChipScope Pro内核生成器的各个IP核，对FPGA内部节点和逻辑进行观测。在该实例中，我们将调用一个ICON、一个ILA和一个VIO。 1. 新建项目工程和RTL程序。(1) 新建工程，选择器件型号、封装等项目信息，如图9-14所示。 图9-14 器...
- 目录 前言 分频器分类 偶分频 奇分频 占空比为50%的奇分频 占空比不限定的奇数分频器 前言 虽然在实际工程中要产生分频时钟一般采用FPGA的时钟管理器来进行分频、倍频，通过设置一下IP核中的参数即可，这样做有很多别的方法（例如：直接用Verilog HDL设计分频电路）达不到的效果，产生时钟的质量也更好，因此，一般而言，也推荐这种方法，但这并非意味着直... 目录 前言 分频器分类 偶分频 奇分频 占空比为50%的奇分频 占空比不限定的奇数分频器 前言 虽然在实际工程中要产生分频时钟一般采用FPGA的时钟管理器来进行分频、倍频，通过设置一下IP核中的参数即可，这样做有很多别的方法（例如：直接用Verilog HDL设计分频电路）达不到的效果，产生时钟的质量也更好，因此，一般而言，也推荐这种方法，但这并非意味着直...
- 首先要明确什么是单速率 FIR 滤波器？ The basic FIR filter core is a single-rate (input sample rate = output sample rate) finite impulse response filter. This is the simplest of filter types and is the def... 首先要明确什么是单速率 FIR 滤波器？ The basic FIR filter core is a single-rate (input sample rate = output sample rate) finite impulse response filter. This is the simplest of filter types and is the def...
- 先贴出来传统的FIR滤波器实现结构作为后面的对比： 传统的FIR滤波器的实现结构： （【 FPGA 】FIR滤波器开篇之传统抽头延迟线FIR滤波器实现介绍） ... 先贴出来传统的FIR滤波器实现结构作为后面的对比： 传统的FIR滤波器的实现结构： （【 FPGA 】FIR滤波器开篇之传统抽头延迟线FIR滤波器实现介绍） ...
- 上篇博文：【 FPGA 】FIR 滤波器之多相抽取器（Polyphase Decimator），这篇博文和它有点类似，为多相插值器。 多相插值滤波器将一组 N 个原滤波器系数 ，映射为P个多相子滤波器，转换的公式上上篇博文：多相抽取器使用的公式一致，如下： i从0到 P-1. 图3-27显示了多相插值滤波器结构，该选项实现了计算效率高的1-to-P插... 上篇博文：【 FPGA 】FIR 滤波器之多相抽取器（Polyphase Decimator），这篇博文和它有点类似，为多相插值器。 多相插值滤波器将一组 N 个原滤波器系数 ，映射为P个多相子滤波器，转换的公式上上篇博文：多相抽取器使用的公式一致，如下： i从0到 P-1. 图3-27显示了多相插值滤波器结构，该选项实现了计算效率高的1-to-P插...
- 声明：为方便自己学习，以及知识的完整性，将师兄的博客文章转载到这里！ FPGA由6部分组成，分别为可编程输入/输出单元（IOB）、基本可编程逻辑单元（SLENCE）、嵌入式块RAM（block ram）、丰富的布线资源、底层嵌入功能单元和内嵌专用硬核等。 整个FPGA的资源分布图如下： 上图的分块按照时钟域分的块，前面有文章介绍FPGA的时钟中有详... 声明：为方便自己学习，以及知识的完整性，将师兄的博客文章转载到这里！ FPGA由6部分组成，分别为可编程输入/输出单元（IOB）、基本可编程逻辑单元（SLENCE）、嵌入式块RAM（block ram）、丰富的布线资源、底层嵌入功能单元和内嵌专用硬核等。 整个FPGA的资源分布图如下： 上图的分块按照时钟域分的块，前面有文章介绍FPGA的时钟中有详...
- 目录 前言也很重要： 简介： 数字时钟管理器（DCM） 相位匹配时钟分频器（PMCD） 前言也很重要： 由于XIlinx FPGA分为很多器件系列，而且不同系列的FPGA包含的时钟管理资源还不一样，于是我们经常遇到DCM、PLL、PMCM、MMCM这些专用术语，出现的比较混乱，让人很是迷惑。 例如在Spartan_6系列的FPGA中，我曾看到它的时钟管理资源是... 目录 前言也很重要： 简介： 数字时钟管理器（DCM） 相位匹配时钟分频器（PMCD） 前言也很重要： 由于XIlinx FPGA分为很多器件系列，而且不同系列的FPGA包含的时钟管理资源还不一样，于是我们经常遇到DCM、PLL、PMCM、MMCM这些专用术语，出现的比较混乱，让人很是迷惑。 例如在Spartan_6系列的FPGA中，我曾看到它的时钟管理资源是...
- 早期的FPGA结构介绍： FPGA（field-programmable gate array），即现场可编程门阵列。它与其他集成电路的不同之处在于它的可编程特性。 下面对早期FPGA构造的介绍来自于：探秘FPGA内部结构，全英文，写的非常好，值得一看。 如下图，从FPGA的封装上看，他就是一个硅片，在硅片上集成了各种可编程逻辑块构成的阵列，放大来看，可编程逻辑块是通过... 早期的FPGA结构介绍： FPGA（field-programmable gate array），即现场可编程门阵列。它与其他集成电路的不同之处在于它的可编程特性。 下面对早期FPGA构造的介绍来自于：探秘FPGA内部结构，全英文，写的非常好，值得一看。 如下图，从FPGA的封装上看，他就是一个硅片，在硅片上集成了各种可编程逻辑块构成的阵列，放大来看，可编程逻辑块是通过...
上滑加载中
推荐直播
-
HDC深度解读系列 - Serverless与MCP融合创新，构建AI应用全新智能中枢2025/08/20 周三 16:30-18:00
张昆鹏 HCDG北京核心组代表
HDC2025期间，华为云展示了Serverless与MCP融合创新的解决方案，本期访谈直播，由华为云开发者专家(HCDE)兼华为云开发者社区组织HCDG北京核心组代表张鹏先生主持，华为云PaaS服务产品部 Serverless总监Ewen为大家深度解读华为云Serverless与MCP如何融合构建AI应用全新智能中枢
回顾中 -
关于RISC-V生态发展的思考2025/09/02 周二 17:00-18:00
中国科学院计算技术研究所副所长包云岗教授
中科院包云岗老师将在本次直播中，探讨处理器生态的关键要素及其联系，分享过去几年推动RISC-V生态建设实践过程中的经验与教训。
回顾中 -
一键搞定华为云万级资源，3步轻松管理企业成本2025/09/09 周二 15:00-16:00
阿言 华为云交易产品经理
本直播重点介绍如何一键续费万级资源，3步轻松管理成本，帮助提升日常管理效率！
回顾中
热门标签