- 之前仔细的记录过一次PWM蜂鸣器的实验，见博文：全过程实现一个最简单的FPGA项目之PWM蜂鸣器控制，这里就不再仔细的写下全过程了，因为都是一样的过程，只记录一下做这个小实验的思路即可。 3-8译码器实验 SW3 SW6，SW5，SW4 复位 点亮LED X X,X,X 0 全灭 OFF X,X,X 1 全灭 ON OFF,OFF,OFF 1... 之前仔细的记录过一次PWM蜂鸣器的实验，见博文：全过程实现一个最简单的FPGA项目之PWM蜂鸣器控制，这里就不再仔细的写下全过程了，因为都是一样的过程，只记录一下做这个小实验的思路即可。 3-8译码器实验 SW3 SW6，SW5，SW4 复位 点亮LED X X,X,X 0 全灭 OFF X,X,X 1 全灭 ON OFF,OFF,OFF 1...
- 滤波器原理：滤波器就是对特定的频率或者特定频率以外的频率进行消除的电路，被广泛用于通信系统和信号处理系统中。从功能角度，数字滤波器对输入离散信号的数字代码进行运算处理，以达到滤除频带外信号的目的。 有限冲激响应（FIR）滤波器就是一种常用的数字滤波器，采用对已输入样值的加权和来形成它的输出。其系统函数为： 其中表示延时一个时钟周期，表示延时两个周期。 传统的单速率 F... 滤波器原理：滤波器就是对特定的频率或者特定频率以外的频率进行消除的电路，被广泛用于通信系统和信号处理系统中。从功能角度，数字滤波器对输入离散信号的数字代码进行运算处理，以达到滤除频带外信号的目的。 有限冲激响应（FIR）滤波器就是一种常用的数字滤波器，采用对已输入样值的加权和来形成它的输出。其系统函数为： 其中表示延时一个时钟周期，表示延时两个周期。 传统的单速率 F...
- 目录 背景 BUFG BUFGCE BUFGCE_1 BUFGMUX and BUFGMUX_1 BUFGP BUFH BUFIO2 BUFIO2FB 背景 在数据手册 Spartan-6 Libraries Guide for HDL Designs中看到了有关buffer的一些介绍，这里就根据掌握简记之。 从手册的开头声... 目录 背景 BUFG BUFGCE BUFGCE_1 BUFGMUX and BUFGMUX_1 BUFGP BUFH BUFIO2 BUFIO2FB 背景 在数据手册 Spartan-6 Libraries Guide for HDL Designs中看到了有关buffer的一些介绍，这里就根据掌握简记之。 从手册的开头声...
- FPGA进入到一个工艺越来越牛的境界，很多人在学习FPGA的时候还在墨守陈规的从Spartan3学起，还是在ISE开始着手，总是觉得工艺是类似的，方法也是类似的。在和很多工程师一起讨论的时候，就明确的告诉了他们，现在工艺的变化，FPGA已经进入到了一个很不一般的境界。正是这个境界的变化，让FPGA这个不太大众的芯片终于开始逐步的替代了ASIC和ASSP。... FPGA进入到一个工艺越来越牛的境界，很多人在学习FPGA的时候还在墨守陈规的从Spartan3学起，还是在ISE开始着手，总是觉得工艺是类似的，方法也是类似的。在和很多工程师一起讨论的时候，就明确的告诉了他们，现在工艺的变化，FPGA已经进入到了一个很不一般的境界。正是这个境界的变化，让FPGA这个不太大众的芯片终于开始逐步的替代了ASIC和ASSP。...
- 目录 背景 CLB布局（CLB Arrangement） ASMBL Architecture CLB Slices CLB/Slice Configurations Slice Description Look-Up Table (LUT) Storage Elements Control Signals 背景 本博文是上篇博文的续集：Xilinx®... 目录 背景 CLB布局（CLB Arrangement） ASMBL Architecture CLB Slices CLB/Slice Configurations Slice Description Look-Up Table (LUT) Storage Elements Control Signals 背景 本博文是上篇博文的续集：Xilinx®...
- 1.3再深入一点的了解CLB 这个图有点大，但是太经典了，搞得我不得不放弃扔掉它的想法。是不是有人已经看迷糊了。那咱就慢慢的清晰呗。有时候也不一定要一开始明白，如果一开始明白，那么会越来越糊涂。 那么这个是啥？这个就是一个Slice，这个Slice由几部分组成，4个六输入查找表，很多的复用器（multiplexers），一条自下而上的进位链（这个进... 1.3再深入一点的了解CLB 这个图有点大，但是太经典了，搞得我不得不放弃扔掉它的想法。是不是有人已经看迷糊了。那咱就慢慢的清晰呗。有时候也不一定要一开始明白，如果一开始明白，那么会越来越糊涂。 那么这个是啥？这个就是一个Slice，这个Slice由几部分组成，4个六输入查找表，很多的复用器（multiplexers），一条自下而上的进位链（这个进...
- 多项抽取滤波器的基本原理：根据等式3-1，将一组N个原型滤波器系数映射到M个多相子滤波器中，映射关系如下： 图3-26显示了多相抽取滤波器选项，它实现了计算效率高的M-to-1多相抽取滤波器。 如上图，多相子滤波器从第M个开始逐个以输出采样x(n)作为输入，到第一个输入后完成一轮循环，即将M个采样分别送入M个多相子滤波器后，开始得到输出，输出为... 多项抽取滤波器的基本原理：根据等式3-1，将一组N个原型滤波器系数映射到M个多相子滤波器中，映射关系如下： 图3-26显示了多相抽取滤波器选项，它实现了计算效率高的M-to-1多相抽取滤波器。 如上图，多相子滤波器从第M个开始逐个以输出采样x(n)作为输入，到第一个输入后完成一轮循环，即将M个采样分别送入M个多相子滤波器后，开始得到输出，输出为...
- 一.查找表（Look-Up-Table)的原理与结构采用这种结构的PLD芯片我们也可以称之为FPGA：如altera的ACEX,APEX系列,xilinx的Spartan,Virtex系列等。 查找表（Look-Up-Table)简称为LUT，LUT本质上就是一个RAM。 目前FPGA中多使用4输入的LUT，所以每一个LUT可以看成一个有4位地址线的16x1的RAM。 当用户... 一.查找表（Look-Up-Table)的原理与结构采用这种结构的PLD芯片我们也可以称之为FPGA：如altera的ACEX,APEX系列,xilinx的Spartan,Virtex系列等。 查找表（Look-Up-Table)简称为LUT，LUT本质上就是一个RAM。 目前FPGA中多使用4输入的LUT，所以每一个LUT可以看成一个有4位地址线的16x1的RAM。 当用户...
- 目录 MATLAB操作 Vivado操作 MATLAB操作 在matlab中命令窗口中输入：filterDesigner，设计如下参数的带通滤波器； 在左侧第三个功能设置：Set quantization parameters，选择Filter arithmetic为Fixed-point，由于只是测试，参数保持默认即可。 在菜单栏中选... 目录 MATLAB操作 Vivado操作 MATLAB操作 在matlab中命令窗口中输入：filterDesigner，设计如下参数的带通滤波器； 在左侧第三个功能设置：Set quantization parameters，选择Filter arithmetic为Fixed-point，由于只是测试，参数保持默认即可。 在菜单栏中选...
- MCB模块 Spartan-6器件具有2或4个专用嵌入式多端口存储器控制器模块（MCB），实现了到4个常见存储器标准的简单连接：DDR3、DDR2、DDR 和LPDDR（移动DDR）。Spartan-6器件为专用MCB模块提供了高达800Mbit/s 的数据速率，并且其存储器接口性能是上一代和竞争低成本FPGA 解决方案的2 倍。使用专用存储器控制器还有很多功耗节省优势，特别... MCB模块 Spartan-6器件具有2或4个专用嵌入式多端口存储器控制器模块（MCB），实现了到4个常见存储器标准的简单连接：DDR3、DDR2、DDR 和LPDDR（移动DDR）。Spartan-6器件为专用MCB模块提供了高达800Mbit/s 的数据速率，并且其存储器接口性能是上一代和竞争低成本FPGA 解决方案的2 倍。使用专用存储器控制器还有很多功耗节省优势，特别...
- ChipScope Pro内核生成器应用实例 下面通过一个简单8位计数器的例子，了解如何在工程中添加ChipScope Pro内核生成器的各个IP核，对FPGA内部节点和逻辑进行观测。在该实例中，我们将调用一个ICON、一个ILA和一个VIO。 1. 新建项目工程和RTL程序。(1) 新建工程，选择器件型号、封装等项目信息，如图9-14所示。 图9-14 器... ChipScope Pro内核生成器应用实例 下面通过一个简单8位计数器的例子，了解如何在工程中添加ChipScope Pro内核生成器的各个IP核，对FPGA内部节点和逻辑进行观测。在该实例中，我们将调用一个ICON、一个ILA和一个VIO。 1. 新建项目工程和RTL程序。(1) 新建工程，选择器件型号、封装等项目信息，如图9-14所示。 图9-14 器...
- 目录 前言 分频器分类 偶分频 奇分频 占空比为50%的奇分频 占空比不限定的奇数分频器 前言 虽然在实际工程中要产生分频时钟一般采用FPGA的时钟管理器来进行分频、倍频，通过设置一下IP核中的参数即可，这样做有很多别的方法（例如：直接用Verilog HDL设计分频电路）达不到的效果，产生时钟的质量也更好，因此，一般而言，也推荐这种方法，但这并非意味着直... 目录 前言 分频器分类 偶分频 奇分频 占空比为50%的奇分频 占空比不限定的奇数分频器 前言 虽然在实际工程中要产生分频时钟一般采用FPGA的时钟管理器来进行分频、倍频，通过设置一下IP核中的参数即可，这样做有很多别的方法（例如：直接用Verilog HDL设计分频电路）达不到的效果，产生时钟的质量也更好，因此，一般而言，也推荐这种方法，但这并非意味着直...
- 首先要明确什么是单速率 FIR 滤波器？ The basic FIR filter core is a single-rate (input sample rate = output sample rate) finite impulse response filter. This is the simplest of filter types and is the def... 首先要明确什么是单速率 FIR 滤波器？ The basic FIR filter core is a single-rate (input sample rate = output sample rate) finite impulse response filter. This is the simplest of filter types and is the def...
- 先贴出来传统的FIR滤波器实现结构作为后面的对比： 传统的FIR滤波器的实现结构： （【 FPGA 】FIR滤波器开篇之传统抽头延迟线FIR滤波器实现介绍） ... 先贴出来传统的FIR滤波器实现结构作为后面的对比： 传统的FIR滤波器的实现结构： （【 FPGA 】FIR滤波器开篇之传统抽头延迟线FIR滤波器实现介绍） ...
- 上篇博文：【 FPGA 】FIR 滤波器之多相抽取器（Polyphase Decimator），这篇博文和它有点类似，为多相插值器。 多相插值滤波器将一组 N 个原滤波器系数 ，映射为P个多相子滤波器，转换的公式上上篇博文：多相抽取器使用的公式一致，如下： i从0到 P-1. 图3-27显示了多相插值滤波器结构，该选项实现了计算效率高的1-to-P插... 上篇博文：【 FPGA 】FIR 滤波器之多相抽取器（Polyphase Decimator），这篇博文和它有点类似，为多相插值器。 多相插值滤波器将一组 N 个原滤波器系数 ，映射为P个多相子滤波器，转换的公式上上篇博文：多相抽取器使用的公式一致，如下： i从0到 P-1. 图3-27显示了多相插值滤波器结构，该选项实现了计算效率高的1-to-P插...
上滑加载中
推荐直播
-
华为云码道 × 仓颉编程：工程化AI编码探索2026/05/27 周三 19:00-21:00
刘俊杰-华为云仓颉语言专家/李炎-华为云码道技术专家/王智鹏-OpenCangjie开源社区发起人
本场直播围绕华为云仓颉语言与华为云码道的深度结合，展示华为云智能编程从零基础到高效落地的完整生态能力。以华为云码道为引擎，仓颉语言为载体，带给大家日常提效、趣味创新到极速量产的开发体验。
即将直播
热门标签