- 将led换成喇叭，通过编程实现音乐和电子琴功能也是非常容易的，单片机两只老虎的案例网上资料很多不再列举，查找即可： 这里，给出sdcc方案下，使用喇叭发音的示例代码： /***************************************************************************** * 头文件 * ****************... 将led换成喇叭，通过编程实现音乐和电子琴功能也是非常容易的，单片机两只老虎的案例网上资料很多不再列举，查找即可： 这里，给出sdcc方案下，使用喇叭发音的示例代码： /***************************************************************************** * 头文件 * ****************...
- 文章目录 写在前面正文快速认识实现方式一实现方式二 写在最后 写在前面 FPGA基础知识极简教程（9）讲到了七段数码管的显示Verilog设计，我们都知道，要在数码管上显示的数字，使用BCD编码是具有优势的（或者是最正确的）。拿数字时钟来说，如果你的时钟是12点，难道你会让数码管显示C？ 如果你愿意如此，那就给自己家里安装一个这样的时钟吧！ 如果... 文章目录 写在前面正文快速认识实现方式一实现方式二 写在最后 写在前面 FPGA基础知识极简教程（9）讲到了七段数码管的显示Verilog设计，我们都知道，要在数码管上显示的数字，使用BCD编码是具有优势的（或者是最正确的）。拿数字时钟来说，如果你的时钟是12点，难道你会让数码管显示C？ 如果你愿意如此，那就给自己家里安装一个这样的时钟吧！ 如果...
- 是否使用中断依据实际情况而定，并非是做题惯性，题目要求用就用，这种思想不适合工作。 下面两段程序都能实现实验二的要求，对比学习一下吧： 中断方式： /***************************************************************************** * 头文件 * *************************... 是否使用中断依据实际情况而定，并非是做题惯性，题目要求用就用，这种思想不适合工作。 下面两段程序都能实现实验二的要求，对比学习一下吧： 中断方式： /***************************************************************************** * 头文件 * *************************...
- 前言 本文续FPGA的设计艺术（6）STA实战之SmartTime时序约束及分析示例（I），分析了时钟的不确定性，多周期路径，以及门控时钟的STA分析方法。可以使用各大厂家的时序分析工具，大多数都自带GUI界面，通过这些界面可以进行这些类似的分析。 本文首发自：易百纳技术社区，链接：FPGA的设计艺术（7）STA实战之SmartTime时序约束及分析示例（II） ... 前言 本文续FPGA的设计艺术（6）STA实战之SmartTime时序约束及分析示例（I），分析了时钟的不确定性，多周期路径，以及门控时钟的STA分析方法。可以使用各大厂家的时序分析工具，大多数都自带GUI界面，通过这些界面可以进行这些类似的分析。 本文首发自：易百纳技术社区，链接：FPGA的设计艺术（7）STA实战之SmartTime时序约束及分析示例（II） ...
- 文章目录 前言如何理解FPGA中的帧、字与比特？时钟实现设计警告？如何正确使用板上差分时钟？在定义时刻初始化还是使用复位初始化？参考文献 前言 本文的内容是从众多参考资料上查到的，并深有同感，在初学FPGA的阶段，确实会遇到这样那样的问题，这些问题没有得到较好的回答，不仅影响对学习的兴趣，也会导致实践中的停滞。 本文节选出大家可能会遇到的部分问... 文章目录 前言如何理解FPGA中的帧、字与比特？时钟实现设计警告？如何正确使用板上差分时钟？在定义时刻初始化还是使用复位初始化？参考文献 前言 本文的内容是从众多参考资料上查到的，并深有同感，在初学FPGA的阶段，确实会遇到这样那样的问题，这些问题没有得到较好的回答，不仅影响对学习的兴趣，也会导致实践中的停滞。 本文节选出大家可能会遇到的部分问...
- 文章目录 前言物理信号预加重差分传输线参考资料 前言 对于数字工程师来说，我们可能关注的仅仅是本文中的差分信号电平标准以及预加重技术，CML电平标准是Transceiver技术的首选，在Xilinx的GTX/H以及以此为底层架构的众多协议，发送以及接收差分信号线都是以此为标准，在管脚约束页面上，也是没有开放出来的。至于预加重技术，毫无疑问，是高... 文章目录 前言物理信号预加重差分传输线参考资料 前言 对于数字工程师来说，我们可能关注的仅仅是本文中的差分信号电平标准以及预加重技术，CML电平标准是Transceiver技术的首选，在Xilinx的GTX/H以及以此为底层架构的众多协议，发送以及接收差分信号线都是以此为标准，在管脚约束页面上，也是没有开放出来的。至于预加重技术，毫无疑问，是高...
- 文章目录 前言设计技巧和常见错误PCB设计数字设计同步设计计数器示例：纹波计数器减少编码时的不确定性。 Verilog/VHDL编码 仿真为什么仿真？ 工程管理管理工程师 前言 阅读一段话： 产品开发工程师对公司的未来成功与产品对当前的成功一样重要。将工程师，受过高等教育的技术专家视为商品，会降低团队士气，并不可避免地影响项目进度和质量。在... 文章目录 前言设计技巧和常见错误PCB设计数字设计同步设计计数器示例：纹波计数器减少编码时的不确定性。 Verilog/VHDL编码 仿真为什么仿真？ 工程管理管理工程师 前言 阅读一段话： 产品开发工程师对公司的未来成功与产品对当前的成功一样重要。将工程师，受过高等教育的技术专家视为商品，会降低团队士气，并不可避免地影响项目进度和质量。在...
- 文章目录 前言芯片间通信的时序模型系统同步源同步自同步并串转换串并转换时钟/数据恢复 参考文章 前言 高速信号设计涉及到方方面面的知识积累，也许TOC你认为即使没有掌握甚至没有听过一些高速设计的专业术语，也没有关系？因为专业集成的IP可以帮你解决这一问题，但殊不知，根基不牢，地动山摇，基础不牢固，你永远成不了一个expert，甚至成不了一个出色的工... 文章目录 前言芯片间通信的时序模型系统同步源同步自同步并串转换串并转换时钟/数据恢复 参考文章 前言 高速信号设计涉及到方方面面的知识积累，也许TOC你认为即使没有掌握甚至没有听过一些高速设计的专业术语，也没有关系？因为专业集成的IP可以帮你解决这一问题，但殊不知，根基不牢，地动山摇，基础不牢固，你永远成不了一个expert，甚至成不了一个出色的工...
- 文章目录 前言时钟域以及跨时钟域的概念亚稳态的概念单脉冲信号的跨时钟域处理从慢时钟域到快时钟域的场景从快时钟域到慢时钟域的场景 参考资料 前言 注：本文首发自易百纳技术社区，原文地址：https://www.ebaina.com/articles/140000005331 另外，请近期路过的朋友投个csdn年度博客之星的票，博主需要你的鼓励。... 文章目录 前言时钟域以及跨时钟域的概念亚稳态的概念单脉冲信号的跨时钟域处理从慢时钟域到快时钟域的场景从快时钟域到慢时钟域的场景 参考资料 前言 注：本文首发自易百纳技术社区，原文地址：https://www.ebaina.com/articles/140000005331 另外，请近期路过的朋友投个csdn年度博客之星的票，博主需要你的鼓励。...
- 第3章：系统总线 总线是信号的公共传输线，是连接多个部件的信息传输线，是各部件共享的传输介质。 发展过程： 面向CPU的双总线：这种结构在I/O设备与主存交换信息是仍然要占用CPU，因此还会影响CPU的工作效率。单总线结构（系统总线）：只有一组总线，当都要占用总线时，就会发生冲突。以存储器为中心的双总线结构：由单总线基础上，在CPU与主存之间连接一条存储总线。 ... 第3章：系统总线 总线是信号的公共传输线，是连接多个部件的信息传输线，是各部件共享的传输介质。 发展过程： 面向CPU的双总线：这种结构在I/O设备与主存交换信息是仍然要占用CPU，因此还会影响CPU的工作效率。单总线结构（系统总线）：只有一组总线，当都要占用总线时，就会发生冲突。以存储器为中心的双总线结构：由单总线基础上，在CPU与主存之间连接一条存储总线。 ...
- 嵌入式应用之-任务 首先复习下前两节 1、任务进程框架 2、初始化 上一节中并没有说上电，下电，复位时单片机具体初始化哪些资源，现在补充下。 /* 上电、单片机资源初始化 * 1、喂狗 * 2、配置系统时钟 * 3、清除中断标识 * 4、屏蔽所有中断 * 5、关闭所有定时器 * 6、关闭所有通讯口 * 7、关闭按键检测 * 8、关闭AD... 嵌入式应用之-任务 首先复习下前两节 1、任务进程框架 2、初始化 上一节中并没有说上电，下电，复位时单片机具体初始化哪些资源，现在补充下。 /* 上电、单片机资源初始化 * 1、喂狗 * 2、配置系统时钟 * 3、清除中断标识 * 4、屏蔽所有中断 * 5、关闭所有定时器 * 6、关闭所有通讯口 * 7、关闭按键检测 * 8、关闭AD...
- 等长线是为了减少信号相对延时，常用在高速存储器的地址和数据线上，简单来说：等长线的作用，就是让信号传输的速度一致。I2C总线无需画等长线，虽然i2C信号与内存一样都是有相对时序要求，但由于信号频率较低，此时由导线长度引起的延时不足以影响正常时序，所以无需等长。当然如果等长也没什么不好的。 差分线与一样，高速信号要注意等长，比如USB，低速信号无需特别注意线长度，比如485。差... 等长线是为了减少信号相对延时，常用在高速存储器的地址和数据线上，简单来说：等长线的作用，就是让信号传输的速度一致。I2C总线无需画等长线，虽然i2C信号与内存一样都是有相对时序要求，但由于信号频率较低，此时由导线长度引起的延时不足以影响正常时序，所以无需等长。当然如果等长也没什么不好的。 差分线与一样，高速信号要注意等长，比如USB，低速信号无需特别注意线长度，比如485。差...
- SSE(Streaming SIMD Extensions)是英特尔在AMD的3D Now!发布一年之后，在其计算机芯片Pentium III中引入的指令集，是MMX的超集。AMD后来在Athlon XP中加入了对这个指令集的支持。这个指令集增加了对8个128位寄存器XMM0-XMM7的支持，每个寄存器可以存储4个单精度浮点数。使用这些寄存器的程序必须使用FXSAVE和... SSE(Streaming SIMD Extensions)是英特尔在AMD的3D Now!发布一年之后，在其计算机芯片Pentium III中引入的指令集，是MMX的超集。AMD后来在Athlon XP中加入了对这个指令集的支持。这个指令集增加了对8个128位寄存器XMM0-XMM7的支持，每个寄存器可以存储4个单精度浮点数。使用这些寄存器的程序必须使用FXSAVE和...
- 用Google搜异常信息，肯定都访问过Stack Overflow网站 全球最大的程序员问答网站，名字来自于一个常见的报错，就是栈溢出（stack overflow） 从函数调用开始，在计算机指令层面函数间的相互调用是怎么实现的，以及什么情况下会发生栈溢出 1 栈的意义 先看一个简单的C程序 function.c 直接在Linux中使用GC... 用Google搜异常信息，肯定都访问过Stack Overflow网站 全球最大的程序员问答网站，名字来自于一个常见的报错，就是栈溢出（stack overflow） 从函数调用开始，在计算机指令层面函数间的相互调用是怎么实现的，以及什么情况下会发生栈溢出 1 栈的意义 先看一个简单的C程序 function.c 直接在Linux中使用GC...
- 功能：保证数据正确的顺序，无错和完整 1 链路层概述 信道类型 点对点信道 一对一的点对点通信方式广播信道 一对多的广播通信方式，过程比较复杂。广播信道上连接的主机很多，必须使用专用的共享信道协议来协调这些主机的数据发送 数据链路层的简单模型 链路层地址 LAN地址，物理地址或称为MAC地址 基本问题 封装成帧(framing) 一段数据的前后分别... 功能：保证数据正确的顺序，无错和完整 1 链路层概述 信道类型 点对点信道 一对一的点对点通信方式广播信道 一对多的广播通信方式，过程比较复杂。广播信道上连接的主机很多，必须使用专用的共享信道协议来协调这些主机的数据发送 数据链路层的简单模型 链路层地址 LAN地址，物理地址或称为MAC地址 基本问题 封装成帧(framing) 一段数据的前后分别...
上滑加载中
推荐直播
-
HDC深度解读系列 - Serverless与MCP融合创新，构建AI应用全新智能中枢2025/08/20 周三 16:30-18:00
张昆鹏 HCDG北京核心组代表
HDC2025期间，华为云展示了Serverless与MCP融合创新的解决方案，本期访谈直播，由华为云开发者专家(HCDE)兼华为云开发者社区组织HCDG北京核心组代表张鹏先生主持，华为云PaaS服务产品部 Serverless总监Ewen为大家深度解读华为云Serverless与MCP如何融合构建AI应用全新智能中枢
去报名 -
苏州工业园区“华为云杯”2025人工智能应用创新大赛赛中直播2025/08/21 周四 16:00-17:00
Vz 华为云AIoT技术布道师
本期直播将与您一起探讨如何基于华为云IoT平台全场景云服务，结合AI、鸿蒙、大数据等技术，打造有创新性，有竞争力的方案和产品。
即将直播
热门标签