- 文章目录 前言正文条件语句if语法硬件实现 循环语句foreverrepeatwhilefor 往期回顾参考资料及推荐关注 前言 硬件行为的实现离不开条件语句和其他控制逻辑流的方式。Verilog有一套控制流块和机制来实现。 它包括： if-elseforever looprepeat loopwhile loopfor loop 下面一一来说。... 文章目录 前言正文条件语句if语法硬件实现 循环语句foreverrepeatwhilefor 往期回顾参考资料及推荐关注 前言 硬件行为的实现离不开条件语句和其他控制逻辑流的方式。Verilog有一套控制流块和机制来实现。 它包括： if-elseforever looprepeat loopwhile loopfor loop 下面一一来说。...
- 说明：头文件为8052.h默认情况下不能使用P4口，需要添加如下代码，如使用P4_4： __sfr __at (0xE8) P4;__sbit __at (0xEC) P4_4; 如果用keil： sfr P4 = 0xe8;sbit P44 = P4^4; P4口接蜂鸣器 当然也可以使用固件库。 具体案例参考：https:... 说明：头文件为8052.h默认情况下不能使用P4口，需要添加如下代码，如使用P4_4： __sfr __at (0xE8) P4;__sbit __at (0xEC) P4_4; 如果用keil： sfr P4 = 0xe8;sbit P44 = P4^4; P4口接蜂鸣器 当然也可以使用固件库。 具体案例参考：https:...
- 博文目录 写在前面正文赋值语法reg类型变量赋值隐性连续赋值组合逻辑设计举例说明 参考资料交个朋友 写在前面 本系列相关博文链接： Verilog初级教程（7）Verilog模块例化以及悬空端口的处理 Verilog初级教程（6）Verilog模块与端口 Verilog初级教程（5）Verilog中的多维数组和存储器 Verilog初级教... 博文目录 写在前面正文赋值语法reg类型变量赋值隐性连续赋值组合逻辑设计举例说明 参考资料交个朋友 写在前面 本系列相关博文链接： Verilog初级教程（7）Verilog模块例化以及悬空端口的处理 Verilog初级教程（6）Verilog模块与端口 Verilog初级教程（5）Verilog中的多维数组和存储器 Verilog初级教...
- 说明：不使用PWM口，而是使用数字口和时延函数模拟，从而实现普通IO口对LED灯的亮度控制。 设备： LED灯 这个案例用于解释常见的一种设计思想：软解码和硬解码。 软解码：需要使用CPU实现； 硬解码：需要定时器等硬件支持。 程序： 循环演示 #include <8052.h> #define LSA P1_5 #defi... 说明：不使用PWM口，而是使用数字口和时延函数模拟，从而实现普通IO口对LED灯的亮度控制。 设备： LED灯 这个案例用于解释常见的一种设计思想：软解码和硬解码。 软解码：需要使用CPU实现； 硬解码：需要定时器等硬件支持。 程序： 循环演示 #include <8052.h> #define LSA P1_5 #defi...
- 这是数码管模拟波形的动态效果，但是代码中有些小bug，眼尖的可以发现哦。 直接上代码，课题上讲过了： /***************************************************************************** * 头文件 * *************************************************... 这是数码管模拟波形的动态效果，但是代码中有些小bug，眼尖的可以发现哦。 直接上代码，课题上讲过了： /***************************************************************************** * 头文件 * *************************************************...
- 前言 本文首发：FPGA的设计艺术（4）STA实战之不同时序路径的建立保持时间计算 STA定义 STA定义为：时序验证，可确保各种电路时序是否满足各种时序要求。 ASIC / FPGA设计流程中最重要和最具挑战性的方面之一是时序收敛。时序收敛可以看作是数字电路的时序验证。为时序而闭合的数字电路将以指定的频率工作（由设计人员在时序约束中定义），因此可以实现预期的P... 前言 本文首发：FPGA的设计艺术（4）STA实战之不同时序路径的建立保持时间计算 STA定义 STA定义为：时序验证，可确保各种电路时序是否满足各种时序要求。 ASIC / FPGA设计流程中最重要和最具挑战性的方面之一是时序收敛。时序收敛可以看作是数字电路的时序验证。为时序而闭合的数字电路将以指定的频率工作（由设计人员在时序约束中定义），因此可以实现预期的P...
- 前言 FPGA进行时序分析通常使用厂家的编译工具，进行时序分析，但是万变不离其宗，时序分析的知识通常都是通用的，原理都是一致的。下面根据SmartTime的资料来看下时序分析的实际操作是如何的，这在其他工具上通常也是可以找到的。适应工具，而不是让工具适应你！ 本文首发：易百纳技术社区，原文链接：FPGA的设计艺术（6）STA实战之SmartTime时序约束及分析示例（... 前言 FPGA进行时序分析通常使用厂家的编译工具，进行时序分析，但是万变不离其宗，时序分析的知识通常都是通用的，原理都是一致的。下面根据SmartTime的资料来看下时序分析的实际操作是如何的，这在其他工具上通常也是可以找到的。适应工具，而不是让工具适应你！ 本文首发：易百纳技术社区，原文链接：FPGA的设计艺术（6）STA实战之SmartTime时序约束及分析示例（...
- 前言 注：本文首发自FPGA逻辑设计回顾（3）多比特信号上升沿检测的设计方式与陷阱？ 在总结本文最后的多比特上升沿检测之前，我们先把备用知识讲清楚，摊开来，以免造成模糊不清的默许！ 逻辑运算符与位元运算符 从表面上来看，逻辑运算符与位元运算符之间的区别就是一个符号写法的问题，例如：&&，&，||，|，！，~ 事实上，我们应该真正的从含义上理... 前言 注：本文首发自FPGA逻辑设计回顾（3）多比特信号上升沿检测的设计方式与陷阱？ 在总结本文最后的多比特上升沿检测之前，我们先把备用知识讲清楚，摊开来，以免造成模糊不清的默许！ 逻辑运算符与位元运算符 从表面上来看，逻辑运算符与位元运算符之间的区别就是一个符号写法的问题，例如：&&，&，||，|，！，~ 事实上，我们应该真正的从含义上理...
- 文章目录 写在前面正文硅控整流器（SCR）回顾 参考资料交个朋友 写在前面 原文链接 相关博文 博客首页 注：知识搬运，供学习交流使用，侵联删！ 正文 晶闸管是具有四个（或更多）交替的N-P-N-P层的双极导电半导体器件的广泛分类。 晶闸管包括：可控硅整流器（SCR），可控硅，可控硅开关，栅极截止开关（GTO），可控硅开关（SCS），交流二极管（... 文章目录 写在前面正文硅控整流器（SCR）回顾 参考资料交个朋友 写在前面 原文链接 相关博文 博客首页 注：知识搬运，供学习交流使用，侵联删！ 正文 晶闸管是具有四个（或更多）交替的N-P-N-P层的双极导电半导体器件的广泛分类。 晶闸管包括：可控硅整流器（SCR），可控硅，可控硅开关，栅极截止开关（GTO），可控硅开关（SCS），交流二极管（...
- 前言 本文讨论FPGA的构建过程，由于FPGA的过程太多了，恐怕会有歧义，这个过程，不是开发过程，不是开发流程，而是实实在在的FPGA编译的过程，使用编译恐怕不是太合适，但是大家都叫习惯了，也知道FPGA的编译过程就是指的是FPGA实现的中间一系列过程，例如综合，实现以及最后生成比特流编程文件。 这篇文章中：FPGA的设计艺术（2）FPGA开发流程，我们讨论了创建F... 前言 本文讨论FPGA的构建过程，由于FPGA的过程太多了，恐怕会有歧义，这个过程，不是开发过程，不是开发流程，而是实实在在的FPGA编译的过程，使用编译恐怕不是太合适，但是大家都叫习惯了，也知道FPGA的编译过程就是指的是FPGA实现的中间一系列过程，例如综合，实现以及最后生成比特流编程文件。 这篇文章中：FPGA的设计艺术（2）FPGA开发流程，我们讨论了创建F...
- 程序题需要会简单说明各部分的功能，需要会添加注释，理解代码的真正含义，然后写出核心代码即可。 填空20分选择20分编程45分（其中说明15分，代码只占30分）分析15分 数码管定时器串口模拟数字转换 流程图，要和程序匹配，注意单片机系统多功能情形下的状态变换。 程序题需要会简单说明各部分的功能，需要会添加注释，理解代码的真正含义，然后写出核心代码即可。 填空20分选择20分编程45分（其中说明15分，代码只占30分）分析15分 数码管定时器串口模拟数字转换 流程图，要和程序匹配，注意单片机系统多功能情形下的状态变换。
- 说明：使用数码管实现倒计时显示 设备： 倒计时 可使用按钮作适当控制，暂停，开始，计时复位等。 程序： #include<8052.h> #define LSC P1_7 //特殊功能寄存器的位定义，#define LSB P1_6 //3-8译码器的输入端，#define LSA P1_5 //控制三极管Q2~Q6的导通unsign... 说明：使用数码管实现倒计时显示 设备： 倒计时 可使用按钮作适当控制，暂停，开始，计时复位等。 程序： #include<8052.h> #define LSC P1_7 //特殊功能寄存器的位定义，#define LSB P1_6 //3-8译码器的输入端，#define LSA P1_5 //控制三极管Q2~Q6的导通unsign...
- 文章目录 安装依赖环境Nginx安装1. 下载2. 解压3. 配置安装信息4. 编译安装5. 启动 命令 命令启动停止从容停止快速停止强制停止所有nginx进程 平滑重启 安装 依赖环境 一. gcc 安装 安装 nginx 需要先将官网下载的源码进行编译，编译依赖 gcc 环境，如果没有 gcc 环境，则需要安装： yum -... 文章目录 安装依赖环境Nginx安装1. 下载2. 解压3. 配置安装信息4. 编译安装5. 启动 命令 命令启动停止从容停止快速停止强制停止所有nginx进程 平滑重启 安装 依赖环境 一. gcc 安装 安装 nginx 需要先将官网下载的源码进行编译，编译依赖 gcc 环境，如果没有 gcc 环境，则需要安装： yum -...
- 博文目录 写在前面正文全双工与半双工FPGA和ASIC中的三态缓冲器如何在VHDL和Verilog中推断出三态缓冲区 参考资料交个朋友 写在前面 下面用举例子的方式引出三态门，内容过长，大家可直接跳过，进入正文！ 三态门在FPGA以及ASIC设计中十分常用，随便举一个例子，在RAM的设计中（无论是同步读写RAM还是异步读写RAM设计），我们常将... 博文目录 写在前面正文全双工与半双工FPGA和ASIC中的三态缓冲器如何在VHDL和Verilog中推断出三态缓冲区 参考资料交个朋友 写在前面 下面用举例子的方式引出三态门，内容过长，大家可直接跳过，进入正文！ 三态门在FPGA以及ASIC设计中十分常用，随便举一个例子，在RAM的设计中（无论是同步读写RAM还是异步读写RAM设计），我们常将...
- 文章目录 引言正文串行与并行通信SPI通信简介SPI如何运作？时钟从机选择多个从机MOSI和MISOSPI数据传输步骤 SPI的优缺点优点缺点 好文推荐参考 引言 当您将微控制器连接到传感器，显示器或其他模块时，您是否考虑过这两种设备如何相互通信？他们到底在说什么？他们如何互相了解？ 电子设备之间的通信就像人类之间的通信。双方都需要说相同的语言。... 文章目录 引言正文串行与并行通信SPI通信简介SPI如何运作？时钟从机选择多个从机MOSI和MISOSPI数据传输步骤 SPI的优缺点优点缺点 好文推荐参考 引言 当您将微控制器连接到传感器，显示器或其他模块时，您是否考虑过这两种设备如何相互通信？他们到底在说什么？他们如何互相了解？ 电子设备之间的通信就像人类之间的通信。双方都需要说相同的语言。...
上滑加载中
推荐直播
-
HDC深度解读系列 - Serverless与MCP融合创新，构建AI应用全新智能中枢2025/08/20 周三 16:30-18:00
张昆鹏 HCDG北京核心组代表
HDC2025期间，华为云展示了Serverless与MCP融合创新的解决方案，本期访谈直播，由华为云开发者专家(HCDE)兼华为云开发者社区组织HCDG北京核心组代表张鹏先生主持，华为云PaaS服务产品部 Serverless总监Ewen为大家深度解读华为云Serverless与MCP如何融合构建AI应用全新智能中枢
去报名 -
苏州工业园区“华为云杯”2025人工智能应用创新大赛赛中直播2025/08/21 周四 16:00-17:00
Vz 华为云AIoT技术布道师
本期直播将与您一起探讨如何基于华为云IoT平台全场景云服务，结合AI、鸿蒙、大数据等技术，打造有创新性，有竞争力的方案和产品。
即将直播
热门标签