- 目录 背景 正文 测试 放置在Module前 放置在变量声明前 附加测试 放置在某个变量声明前 放置在Module前 相关链接 背景 在做一些FPGA算法的时候，我们不可避免的使用到大量的算术运算，例如复数乘法器，乘法器，加法器，减法器，还有乘加，乘减，乘累加等等。 我们都知道FPGA底层有专用的DSP48E资源，也有大量的逻辑资源，放着专用资源DS... 目录 背景 正文 测试 放置在Module前 放置在变量声明前 附加测试 放置在某个变量声明前 放置在Module前 相关链接 背景 在做一些FPGA算法的时候，我们不可避免的使用到大量的算术运算，例如复数乘法器，乘法器，加法器，减法器，还有乘加，乘减，乘累加等等。 我们都知道FPGA底层有专用的DSP48E资源，也有大量的逻辑资源，放着专用资源DS...
- 转载：CFI Flash， JEDEC Flash ，Parellel Flash, SPI Flash， Nand Flash，Nor Flash的区别和联系 简单说就是，Flash，按照内部访问接口不同，分为两种， 一种是就像访问SDRAM一样，按照数据/地址总线直接访问的Nor Flash， 另一种是只有8位(X8)/16位(X16)或者更多(X3... 转载：CFI Flash， JEDEC Flash ，Parellel Flash, SPI Flash， Nand Flash，Nor Flash的区别和联系 简单说就是，Flash，按照内部访问接口不同，分为两种， 一种是就像访问SDRAM一样，按照数据/地址总线直接访问的Nor Flash， 另一种是只有8位(X8)/16位(X16)或者更多(X3...
- 如下，经典的时序分析模型： 不同的路径使用不同的约束： 上游芯片到FPGA内部第一级触发器的路径使用set_input_delay来约束； FGPA内部的触发器之间使用create_clock来约束； FPGA末级触发器到下游芯片的时序元件之间用set_output_delay来约束； 最后一个路径是纯粹的组合逻辑用set_m... 如下，经典的时序分析模型： 不同的路径使用不同的约束： 上游芯片到FPGA内部第一级触发器的路径使用set_input_delay来约束； FGPA内部的触发器之间使用create_clock来约束； FPGA末级触发器到下游芯片的时序元件之间用set_output_delay来约束； 最后一个路径是纯粹的组合逻辑用set_m...
- 目录 前言 无重叠序列产生 移位寄存器实现 状态机实现 有重叠序列产生 移位寄存器方式实现 状态机方式实现 博文推荐 前言 序列检测与序列产生是一对对称的设计，就像有微分就有积分一样。 序列检测分为有重叠检测和无重叠检测； 例如检测序列1101011，我们给出输入：110101101011，如果是无重叠检测，则只能检测到一个序列：11... 目录 前言 无重叠序列产生 移位寄存器实现 状态机实现 有重叠序列产生 移位寄存器方式实现 状态机方式实现 博文推荐 前言 序列检测与序列产生是一对对称的设计，就像有微分就有积分一样。 序列检测分为有重叠检测和无重叠检测； 例如检测序列1101011，我们给出输入：110101101011，如果是无重叠检测，则只能检测到一个序列：11...
- 目录 环形计数器 扭环计数器 线性反馈移位寄存器 从这个题目来谈起今天的话题：移位寄存器由8级触发器构成，则构成的扭环计数器有多少个有效状态？环形计数器？线性反馈移位寄存器？ 环形计数器 规则：环形计算器的规则是利用一个移位寄存器右移实现，N位的环形计数器能计数的个数为N； 也就是说，有N个有效的状态； 如开头所说的题目，8级移位寄存器构成的环形计数器，能有... 目录 环形计数器 扭环计数器 线性反馈移位寄存器 从这个题目来谈起今天的话题：移位寄存器由8级触发器构成，则构成的扭环计数器有多少个有效状态？环形计数器？线性反馈移位寄存器？ 环形计数器 规则：环形计算器的规则是利用一个移位寄存器右移实现，N位的环形计数器能计数的个数为N； 也就是说，有N个有效的状态； 如开头所说的题目，8级移位寄存器构成的环形计数器，能有...
- 1. 复习verilog语法 【选做题】 - reg和wire的区别 寄存器数据类型 Verilog中规定，凡是在程序块中被赋值的变量，都必须是寄存器类型的。（程序块：例如always块） 这里未免还是会让人产生疑惑？寄存器数据类型的变量最后一定会被综合成寄存器吗？ 对应于实际的数字电路中，如果该程序块描述的是时序逻辑，则该寄存器变量对应为寄存器；如果该程序块... 1. 复习verilog语法 【选做题】 - reg和wire的区别 寄存器数据类型 Verilog中规定，凡是在程序块中被赋值的变量，都必须是寄存器类型的。（程序块：例如always块） 这里未免还是会让人产生疑惑？寄存器数据类型的变量最后一定会被综合成寄存器吗？ 对应于实际的数字电路中，如果该程序块描述的是时序逻辑，则该寄存器变量对应为寄存器；如果该程序块...
- 原文地址：http://xilinx.eetrend.com/d6-xilinx/blog/2016-06/10241.html 在ISE时代，使用的是UCF约束文件。从Vivado开始，XDC成了唯一支持的约束标准。XDC除了遵循工业界的通行标准SDC（Synopsys Design Constraints）之外，还加入了XILINX FPGA特有的位置物理约束等特性。以... 原文地址：http://xilinx.eetrend.com/d6-xilinx/blog/2016-06/10241.html 在ISE时代，使用的是UCF约束文件。从Vivado开始，XDC成了唯一支持的约束标准。XDC除了遵循工业界的通行标准SDC（Synopsys Design Constraints）之外，还加入了XILINX FPGA特有的位置物理约束等特性。以...
- 早在某发科提前批中就考到过加法器，如果没有记错的话，当时的加法器是串行加法器。 今天就谈谈这几种加法器。 1、等波纹进位加法器（Ripple carry adder circuit） 如下图为一个4位的等波纹进位加法器： 它是由4个1位的全加器构成，每一级的全加器的进位作为下一级的进位。 1位全加器是由组合逻辑构成的，如下图： 可知，全加器的表达式： S... 早在某发科提前批中就考到过加法器，如果没有记错的话，当时的加法器是串行加法器。 今天就谈谈这几种加法器。 1、等波纹进位加法器（Ripple carry adder circuit） 如下图为一个4位的等波纹进位加法器： 它是由4个1位的全加器构成，每一级的全加器的进位作为下一级的进位。 1位全加器是由组合逻辑构成的，如下图： 可知，全加器的表达式： S...
- 文章目录 前言状态的编码方式binaryone-hotgrayjohnsonautocompactsequentialuserspeednonesafe mode 前言 据我说知，并非在代码设计时，状态编码写成什么样子就会综合成什么样子，还需要对综合属性进行操作，那具体是什么样子呢？一起看看《FPGA之道》对这一问题是怎么描述的。 本文摘选自《FPG... 文章目录 前言状态的编码方式binaryone-hotgrayjohnsonautocompactsequentialuserspeednonesafe mode 前言 据我说知，并非在代码设计时，状态编码写成什么样子就会综合成什么样子，还需要对综合属性进行操作，那具体是什么样子呢？一起看看《FPGA之道》对这一问题是怎么描述的。 本文摘选自《FPG...
- 目录 前言 恢复时间与去除时间 异步复位，同步撤离 写在最后 前言 现在写博客和以前有点不一样的地方在于，不是东打一耙子，西打一耙子，更在的看重专题写作。给自己以清晰条理的感觉，有助于日后管理与维护。 这是一个新的阶段，也与心态有关，以前写博客为的是粗放式的增长知识范围，为找工作加油。 现在2019校招结束，写博客，已经是一种生活习惯，知识要更加的具有连续... 目录 前言 恢复时间与去除时间 异步复位，同步撤离 写在最后 前言 现在写博客和以前有点不一样的地方在于，不是东打一耙子，西打一耙子，更在的看重专题写作。给自己以清晰条理的感觉，有助于日后管理与维护。 这是一个新的阶段，也与心态有关，以前写博客为的是粗放式的增长知识范围，为找工作加油。 现在2019校招结束，写博客，已经是一种生活习惯，知识要更加的具有连续...
- 这个笔记记录的是《Vivado入门与提高》课程的关于时序分析的这一节的内容，目的是为了备忘。 其实，以前也有这样的博文了，这里再次记录下是为了加深印象与理解。静态时序分析 目录 Launch vs Capture Edges Timing Path Timing Path Sections Data Arrival Time Clock Arri... 这个笔记记录的是《Vivado入门与提高》课程的关于时序分析的这一节的内容，目的是为了备忘。 其实，以前也有这样的博文了，这里再次记录下是为了加深印象与理解。静态时序分析 目录 Launch vs Capture Edges Timing Path Timing Path Sections Data Arrival Time Clock Arri...
- FPGA配置基本介绍 与CPLD不同，FPGA是基于门阵列方式为用户提供可编程资源的，其内部逻辑结构的形成是由配置数据决定的。FPGA的配置方式分为主动式和被动式。1配置引脚FPGA的配置引脚可分为两类：专用配置引脚和非专用配置引脚。专用配置引脚只有在配置时起作用，而非专用配置引脚在配置完成后则可以作为普通的I／O口使用。 专用的配置引脚有：配置模式脚M2、M1、M0；配置时... FPGA配置基本介绍 与CPLD不同，FPGA是基于门阵列方式为用户提供可编程资源的，其内部逻辑结构的形成是由配置数据决定的。FPGA的配置方式分为主动式和被动式。1配置引脚FPGA的配置引脚可分为两类：专用配置引脚和非专用配置引脚。专用配置引脚只有在配置时起作用，而非专用配置引脚在配置完成后则可以作为普通的I／O口使用。 专用的配置引脚有：配置模式脚M2、M1、M0；配置时...
- 目录 一、RapidIO背景介绍 二、RapidIO协议概述 2.1 包与控制符号 2.2 包格式 2.3 事务格式与类型 2.4 消息传递 2.5 全局共享存储器 2.6 流量控制 2.7 串行物理层 三、I/O逻辑操作与包格式 3.1 引言 3.2 请求包格式 3.3 响应包格式 3.4 常用的I/O逻辑操作事务 四、维护操作与包格式 五、... 目录 一、RapidIO背景介绍 二、RapidIO协议概述 2.1 包与控制符号 2.2 包格式 2.3 事务格式与类型 2.4 消息传递 2.5 全局共享存储器 2.6 流量控制 2.7 串行物理层 三、I/O逻辑操作与包格式 3.1 引言 3.2 请求包格式 3.3 响应包格式 3.4 常用的I/O逻辑操作事务 四、维护操作与包格式 五、...
- 目录 前言 设计一 设计二（回环） 设计二（回环）测试 前言 前面讲到了波特率的产生，发射器以及接收器： RS232 波特率时钟产生方法？ RS-232 Transmitter RS-232 Receiver 如何把这些模块链接起来，实现一些功能呢？ 这篇博文就是干这个事情的。 参考链接：https://www.fpga4fun.com/Serial... 目录 前言 设计一 设计二（回环） 设计二（回环）测试 前言 前面讲到了波特率的产生，发射器以及接收器： RS232 波特率时钟产生方法？ RS-232 Transmitter RS-232 Receiver 如何把这些模块链接起来，实现一些功能呢？ 这篇博文就是干这个事情的。 参考链接：https://www.fpga4fun.com/Serial...
- 目录 时钟描述 基本时钟 虚拟时钟 生成时钟 时钟描述 （1）clk0的时钟属性：周期为10ns，占空比为50%，相移为0ns；（相移也可以用°来表示，例如相移位0°，相移为90°等） （2）clk1的时钟属性：周期为8ns，占空比为75%，相移为2ns；（相移为2ns，也就是相移为90°） 描述时钟，默认第一个值为上升沿... 目录 时钟描述 基本时钟 虚拟时钟 生成时钟 时钟描述 （1）clk0的时钟属性：周期为10ns，占空比为50%，相移为0ns；（相移也可以用°来表示，例如相移位0°，相移为90°等） （2）clk1的时钟属性：周期为8ns，占空比为75%，相移为2ns；（相移为2ns，也就是相移为90°） 描述时钟，默认第一个值为上升沿...
上滑加载中
推荐直播
-
HDC深度解读系列 - Serverless与MCP融合创新，构建AI应用全新智能中枢2025/08/20 周三 16:30-18:00
张昆鹏 HCDG北京核心组代表
HDC2025期间，华为云展示了Serverless与MCP融合创新的解决方案，本期访谈直播，由华为云开发者专家(HCDE)兼华为云开发者社区组织HCDG北京核心组代表张鹏先生主持，华为云PaaS服务产品部 Serverless总监Ewen为大家深度解读华为云Serverless与MCP如何融合构建AI应用全新智能中枢
回顾中 -
苏州工业园区“华为云杯”2025人工智能应用创新大赛赛中直播2025/08/21 周四 16:00-17:00
Vz 华为云AIoT技术布道师
本期直播将与您一起探讨如何基于华为云IoT平台全场景云服务，结合AI、鸿蒙、大数据等技术，打造有创新性，有竞争力的方案和产品。
正在直播
热门标签