- 文章目录 前言Verilog中的编写注意事项大小写敏感Verilog中的关键字范围定义的正确使用不要省略begin与end注释中斜杠的方向编译指令中的前导符号混用阻塞和非阻塞赋值的危害 仿真雷区阻塞赋值顺序敏感量表缺失仿真死循环少用生僻语句 前言 同VHDL一样，Verilog编写已有一些注意事项，但是比较少，下面摘自《FPGA之道》一起看下作者... 文章目录 前言Verilog中的编写注意事项大小写敏感Verilog中的关键字范围定义的正确使用不要省略begin与end注释中斜杠的方向编译指令中的前导符号混用阻塞和非阻塞赋值的危害 仿真雷区阻塞赋值顺序敏感量表缺失仿真死循环少用生僻语句 前言 同VHDL一样，Verilog编写已有一些注意事项，但是比较少，下面摘自《FPGA之道》一起看下作者...
- 上午刚参加完一场面试，晚上又有大疆的FPGA笔试题要做，下午临时磨刀，找点往年的笔试题练练手： 1 如果只使用2选1mux完成异或逻辑，至少需要几个mux？ 这类问题，我在以前的博客中练习过：https://blog.csdn.net/Reborn_Lee/article/details/89518120 至于思路，我在后面给出，先写出表达式，在根据表达式画出原理图： ... 上午刚参加完一场面试，晚上又有大疆的FPGA笔试题要做，下午临时磨刀，找点往年的笔试题练练手： 1 如果只使用2选1mux完成异或逻辑，至少需要几个mux？ 这类问题，我在以前的博客中练习过：https://blog.csdn.net/Reborn_Lee/article/details/89518120 至于思路，我在后面给出，先写出表达式，在根据表达式画出原理图： ...
- 文章目录 前言一道时序分析的例题解答一：能否正确工作分析解答二：最大时钟速率分析延伸二：最小时钟速率？解答三：保持时间不足情形分析 前言 本文来自于《FPGA 之道》，在正式讲解时序分析之前，作者给出了一道时序分析的例题，体会下人工分析时序的例子，挺有意思，一起看下。 时序分析在FPGA当中，算是有点烧脑的内容，通过都是通过画图的方式理解，比较通俗，... 文章目录 前言一道时序分析的例题解答一：能否正确工作分析解答二：最大时钟速率分析延伸二：最小时钟速率？解答三：保持时间不足情形分析 前言 本文来自于《FPGA 之道》，在正式讲解时序分析之前，作者给出了一道时序分析的例题，体会下人工分析时序的例子，挺有意思，一起看下。 时序分析在FPGA当中，算是有点烧脑的内容，通过都是通过画图的方式理解，比较通俗，...
- 文章目录 前言正文语法格式initial块是用来干什么的？initial块何时开始又何时结束？一个模块中允许有多少个initial块？ 参考资料写在最后 前言 仿真中通常会依次执行一组Verilog语句。这些语句被放置在一个程序块中。在Verilog中主要有两种类型的程序块–initial块和always块。 正文 语法格式 initial块可... 文章目录 前言正文语法格式initial块是用来干什么的？initial块何时开始又何时结束？一个模块中允许有多少个initial块？ 参考资料写在最后 前言 仿真中通常会依次执行一组Verilog语句。这些语句被放置在一个程序块中。在Verilog中主要有两种类型的程序块–initial块和always块。 正文 语法格式 initial块可...
- 文章目录 前言状态机的实现方式基于LUT的实现方式浅析基于RAM的实现方式浅析可行性分析实现思路简介基于BRAM自行设计状态机的好处 显式状态机与隐式状态机概念简介显式状态机的描述示例隐式状态机的描述示例 前言 本文摘自《FPGA之道》，这是这本书中描述状态机的最后一部分，一起来看看作者对于状态机的实现方式的见解。 状态机的实现方式 编译器... 文章目录 前言状态机的实现方式基于LUT的实现方式浅析基于RAM的实现方式浅析可行性分析实现思路简介基于BRAM自行设计状态机的好处 显式状态机与隐式状态机概念简介显式状态机的描述示例隐式状态机的描述示例 前言 本文摘自《FPGA之道》，这是这本书中描述状态机的最后一部分，一起来看看作者对于状态机的实现方式的见解。 状态机的实现方式 编译器...
- 文章目录 前言名称对比分析“软件”对比“硬件”“设计”对比“描述” 抽象层级对比编译原理对比执行方式对比软件程序的执行方式FPGA程序的执行方式资源占用与释放 前言 一言以蔽之，软件编程与FPGA编程之间最本质的区别在于FPGA编程是并行的，而软件编程是串行的，为了更深刻理解这句话，我们看FPGA之道中对这一区别是如何解释的。 名称对比分析 ... 文章目录 前言名称对比分析“软件”对比“硬件”“设计”对比“描述” 抽象层级对比编译原理对比执行方式对比软件程序的执行方式FPGA程序的执行方式资源占用与释放 前言 一言以蔽之，软件编程与FPGA编程之间最本质的区别在于FPGA编程是并行的，而软件编程是串行的，为了更深刻理解这句话，我们看FPGA之道中对这一区别是如何解释的。 名称对比分析 ...
- 文章目录 前言BLOCK RAMDSP 前言 BLOCK RAM以及DSP都是FPGA内部嵌入的硬核资源，也可以说很底层的资源了，二者为开阔FPGA的应用途径起到了很大的作用，BRAM的出现在很多种情况下节省了FPGA内部的寄存器资源，对于需要稍大容量存储的数据可以使用BRAM来实现，而DSP是进行信号处理的重要单元，很多种数学运算都可以通过DSP核... 文章目录 前言BLOCK RAMDSP 前言 BLOCK RAM以及DSP都是FPGA内部嵌入的硬核资源，也可以说很底层的资源了，二者为开阔FPGA的应用途径起到了很大的作用，BRAM的出现在很多种情况下节省了FPGA内部的寄存器资源，对于需要稍大容量存储的数据可以使用BRAM来实现，而DSP是进行信号处理的重要单元，很多种数学运算都可以通过DSP核...
- 前言 对于使用FPGA进行项目开发的FPGA开发者来说，大多数是自己定制一整套系统，这样对于系统原理图的绘制必不可少。在涉及FPGA这一块，我们可以发现对于FPGA芯片的供电是一个有讲究的事情，下面内容摘自《FPGA之道》这本书，对于FPGA的供电系统进行学习。 FPGA芯片的供电 任何电路的工作都离不开电源的供给，FPGA芯片也一样。一般来说，FPGA芯片在正常... 前言 对于使用FPGA进行项目开发的FPGA开发者来说，大多数是自己定制一整套系统，这样对于系统原理图的绘制必不可少。在涉及FPGA这一块，我们可以发现对于FPGA芯片的供电是一个有讲究的事情，下面内容摘自《FPGA之道》这本书，对于FPGA的供电系统进行学习。 FPGA芯片的供电 任何电路的工作都离不开电源的供给，FPGA芯片也一样。一般来说，FPGA芯片在正常...
- 文章目录 前言Verilog初始化Verilog的操作符号Verilog赋值运算符连续赋值符号阻塞赋值符号非阻塞赋值符号映射赋值符号位置赋值 Verilog按位运算符~&|^~^ Verilog归约运算符&~&|~|^~^ Verilog算数运算符+-*/%** Verilog关系运算符Verilog逻辑运算符Verilog迭代连接运算符... 文章目录 前言Verilog初始化Verilog的操作符号Verilog赋值运算符连续赋值符号阻塞赋值符号非阻塞赋值符号映射赋值符号位置赋值 Verilog按位运算符~&|^~^ Verilog归约运算符&~&|~|^~^ Verilog算数运算符+-*/%** Verilog关系运算符Verilog逻辑运算符Verilog迭代连接运算符...
- 文章目录 前言双阈值标准TTLLVTTLLVTTL3V3LVTTL2V5 CMOSLVCOMSLVCOMS3V3LVCOMS2V5LVCOMS1V8LVCOMS1V5LVCOMS1V2 LVDSRS232RS485不同标准之间能否混连？ 前言 我们在对FPGA项目进行约束的时候，常常看到这样的电平标准，例如LVCOM18，LVCOS25，LVDS，L... 文章目录 前言双阈值标准TTLLVTTLLVTTL3V3LVTTL2V5 CMOSLVCOMSLVCOMS3V3LVCOMS2V5LVCOMS1V8LVCOMS1V5LVCOMS1V2 LVDSRS232RS485不同标准之间能否混连？ 前言 我们在对FPGA项目进行约束的时候，常常看到这样的电平标准，例如LVCOM18，LVCOS25，LVDS，L...
- 文章目录 前言设计的分类按功能分按面向分按速度和规模分按速度分按规模分按速度、规模分 前言 本文摘自《FPGA之道》，一看来学习下作者的看法。 设计的分类 抛开应用背景、科研领域不谈，单从FPGA设计本身的一些特性出发，就可以将它划分成若干个基本类别。在动手用HDL代码实现FPGA设计之前，最好先分析一下待实现的FPGA设计具有哪一个或者哪... 文章目录 前言设计的分类按功能分按面向分按速度和规模分按速度分按规模分按速度、规模分 前言 本文摘自《FPGA之道》，一看来学习下作者的看法。 设计的分类 抛开应用背景、科研领域不谈，单从FPGA设计本身的一些特性出发，就可以将它划分成若干个基本类别。在动手用HDL代码实现FPGA设计之前，最好先分析一下待实现的FPGA设计具有哪一个或者哪...
- 文章目录 前言VHDL的并行语句VHDL直接信号赋值语句VHDL条件式信号设置语句VHDL选择式信号设置语句VHDL进程语句时钟事件表示方法纯组合process纯时序process具有同步复位的process具有异步复位的process具有混合复位的processVHDL块语句VHDL元件例化语句VHDL生成语句条件生成VHDL函数调用语句 前言... 文章目录 前言VHDL的并行语句VHDL直接信号赋值语句VHDL条件式信号设置语句VHDL选择式信号设置语句VHDL进程语句时钟事件表示方法纯组合process纯时序process具有同步复位的process具有异步复位的process具有混合复位的processVHDL块语句VHDL元件例化语句VHDL生成语句条件生成VHDL函数调用语句 前言...
- 博文目录 写在前面正文同步FIFO回顾$clog2()系统函数使用综合属性控制资源使用 异步FIFO设计FIFO用途回顾异步FIFO原理回顾异步FIFO设计异步FIFO仿真 参考资料交个朋友 写在前面 一开始是想既然是极简教程，就应该只给出FIFO的概念，没想到还是给出了同步以及异步FIFO的设计，要不然总感觉内容不完整，也好，自己设计的FIF... 博文目录 写在前面正文同步FIFO回顾$clog2()系统函数使用综合属性控制资源使用 异步FIFO设计FIFO用途回顾异步FIFO原理回顾异步FIFO设计异步FIFO仿真 参考资料交个朋友 写在前面 一开始是想既然是极简教程，就应该只给出FIFO的概念，没想到还是给出了同步以及异步FIFO的设计，要不然总感觉内容不完整，也好，自己设计的FIF...
- 文章目录 Aurora IP核介绍整体介绍大小端Framing or Streaming User Interfaceframing 接口介绍framing 结构几个frame的例子streaming接口介绍Streaming接口发送数据实例streaming接口接受数据实例 写在最后同行邀请参考资料 Aurora IP核介绍 整体介绍 FP... 文章目录 Aurora IP核介绍整体介绍大小端Framing or Streaming User Interfaceframing 接口介绍framing 结构几个frame的例子streaming接口介绍Streaming接口发送数据实例streaming接口接受数据实例 写在最后同行邀请参考资料 Aurora IP核介绍 整体介绍 FP...
- 文章目录 前言开发板制作 前言 学习FPGA的初期，我们习惯到网上买一款FPGA开发板，这是新手学习FPGA开发的最佳途径，负责任的开发板制作者会提供相应的教程供练习，毕竟能动手操作上板子才是真正玩过FPGA，纸上谈兵始终是难以成长起来的。 但在高校或者研究所等场合更多的是跟着负责人或者导师自己制作FPGA开发板以适应项目需求。 上面提供的两种方式也... 文章目录 前言开发板制作 前言 学习FPGA的初期，我们习惯到网上买一款FPGA开发板，这是新手学习FPGA开发的最佳途径，负责任的开发板制作者会提供相应的教程供练习，毕竟能动手操作上板子才是真正玩过FPGA，纸上谈兵始终是难以成长起来的。 但在高校或者研究所等场合更多的是跟着负责人或者导师自己制作FPGA开发板以适应项目需求。 上面提供的两种方式也...
上滑加载中
推荐直播
-
基于开源鸿蒙+海思星闪开发板：嵌入式系统开发实战（Day1）2025/03/29 周六 09:00-18:00
华为开发者布道师
本次为期两天的课程将深入讲解OpenHarmony操作系统及其与星闪技术的结合应用，涵盖WS63E星闪开发板的详细介绍、“OpenHarmony+星闪”的创新实践、实验环境搭建以及编写首个“Hello World”程序等内容，旨在帮助学员全面掌握相关技术并进行实际操作
回顾中 -
基于开源鸿蒙+海思星闪开发板：嵌入式系统开发实战（Day2）2025/03/30 周日 09:00-12:00
华为开发者布道师
本次为期两天的课程将深入讲解OpenHarmony操作系统及其与星闪技术的结合应用，涵盖WS63E星闪开发板的详细介绍、“OpenHarmony+星闪”的创新实践、实验环境搭建以及编写首个“Hello World”程序等内容，旨在帮助学员全面掌握相关技术并进行实际操作
回顾中 -
从AI基础到昇腾：大模型初探、DeepSeek解析与昇腾入门2025/04/02 周三 16:00-17:30
不易 / 华为云学堂技术讲师
昇腾是华为研发的AI芯片，其具有哪些能力？我们如何基于其进行开发？本期直播将从AI以及大模型基础知识开始，介绍人工智能核心概念、昇腾AI基础软硬件平台以及昇腾专区，旨在为零基础或入门级学习者搭建从AI基础知识到昇腾技术的完整学习路径。
回顾中
热门标签