- 开拓者FPGA开发板上有六个共阳极八段数码管，本实验将完成数码管动态显示。 数码管动态/静态显示区别 静态显示： 每一个管脚都用固定的一个电平去控制。 优点：能够做到”同时” 缺点：管脚太多... 开拓者FPGA开发板上有六个共阳极八段数码管，本实验将完成数码管动态显示。 数码管动态/静态显示区别 静态显示： 每一个管脚都用固定的一个电平去控制。 优点：能够做到”同时” 缺点：管脚太多...
- 目录 文章目录 目录ASICASIC 芯片分类全定制 ASIC 芯片半定制 ASIC 芯片门阵列芯片标准单元 可编程 ASIC 芯片PLD 可编程逻辑器件 ASIC 的特点优点缺... 目录 文章目录 目录ASICASIC 芯片分类全定制 ASIC 芯片半定制 ASIC 芯片门阵列芯片标准单元 可编程 ASIC 芯片PLD 可编程逻辑器件 ASIC 的特点优点缺...
- 设计思路： 0－7 编码输入端(低电平有效) EI 选通输入端(低电平有效) A0、A1、A2 三位二进制编码输出信号即编码 输 出 端(低电平有效) GS 片优先编码输出端即宽展端(低电平有效) EO 选通输出端，即使能输出端 74LS148真值表： 输入 输出 EI 0 1 2 3 4... 设计思路： 0－7 编码输入端(低电平有效) EI 选通输入端(低电平有效) A0、A1、A2 三位二进制编码输出信号即编码 输 出 端(低电平有效) GS 片优先编码输出端即宽展端(低电平有效) EO 选通输出端，即使能输出端 74LS148真值表： 输入 输出 EI 0 1 2 3 4...
- 本文知识点运行环境以Quartus Prime为例 module内基础设置 module——endmodule是基于模块构成的语法 module模块名(端口1，端口2，端口3，……); 注意module后面有分号 input输入端口，output输出端口，inout输入输出端口 Verilog中关键字都是小写 常量... 本文知识点运行环境以Quartus Prime为例 module内基础设置 module——endmodule是基于模块构成的语法 module模块名(端口1，端口2，端口3，……); 注意module后面有分号 input输入端口，output输出端口，inout输入输出端口 Verilog中关键字都是小写 常量...
- 设计思路 彩灯显示电路：现在有18个红色LED灯，采用状态机设计一个流水灯，工作模式为： 要求控制18个LED灯实现如下的演示花型:– 从两边往中间逐个亮;全灭 – 从中间往两头逐个亮;全灭 – 循环执行上述过程 原理图 功能模块代码： module denghua(cl... 设计思路 彩灯显示电路：现在有18个红色LED灯，采用状态机设计一个流水灯，工作模式为： 要求控制18个LED灯实现如下的演示花型:– 从两边往中间逐个亮;全灭 – 从中间往两头逐个亮;全灭 – 循环执行上述过程 原理图 功能模块代码： module denghua(cl...
- 设计思路 在3.2的基础上，将时分秒计时器，变成可调的计时器。可以分别对小时、分、秒设定初始值。设定的方法可以采用，从外部输入一个值，比如小时可以从5开始；也可以通过按键把小时当前的值增加或者减少来实现值的调整。 原理图 功能模块代码： module Ktcllo(clk50,key,clk... 设计思路 在3.2的基础上，将时分秒计时器，变成可调的计时器。可以分别对小时、分、秒设定初始值。设定的方法可以采用，从外部输入一个值，比如小时可以从5开始；也可以通过按键把小时当前的值增加或者减少来实现值的调整。 原理图 功能模块代码： module Ktcllo(clk50,key,clk...
- 设计思路： 十人裁决器，当多于5人，输出为10，等于5人则为00，小于5人则为01；同时可以用sum统计十人的1的数目，进行判定。 原理图： 功能模块代码： module decision_circuit_10(a,out); input[9:0] a; output out; reg[1:... 设计思路： 十人裁决器，当多于5人，输出为10，等于5人则为00，小于5人则为01；同时可以用sum统计十人的1的数目，进行判定。 原理图： 功能模块代码： module decision_circuit_10(a,out); input[9:0] a; output out; reg[1:...
- FPGA入门指导 春天来了，万物复苏，冬眠的种子和动物都会在温暖湿润的春季，开始新的一年生长。我们也打算在新的一年开展新的知识学习分享。 以往的知识分享直播基本围绕英飞凌单片机和智能车比赛... FPGA入门指导 春天来了，万物复苏，冬眠的种子和动物都会在温暖湿润的春季，开始新的一年生长。我们也打算在新的一年开展新的知识学习分享。 以往的知识分享直播基本围绕英飞凌单片机和智能车比赛...
- ASIC - 专用集成电路 FPGA开发流程 1、设计定义 要做什么？实现什么功能？ 2、设计输入 Verilog/VHDL硬件描述语言、成熟的IP核、画原理图的方式进行逻辑设计 3... ASIC - 专用集成电路 FPGA开发流程 1、设计定义 要做什么？实现什么功能？ 2、设计输入 Verilog/VHDL硬件描述语言、成熟的IP核、画原理图的方式进行逻辑设计 3...
- ZYNQ All Programmable SoC 赛灵思（Xilinx）推出的新一代全可编程片上系统，它将处理器的软件可编程性与FPGA的硬件可编程性进行完美整合，以提供无与伦比的系统性能、灵活性与可... ZYNQ All Programmable SoC 赛灵思（Xilinx）推出的新一代全可编程片上系统，它将处理器的软件可编程性与FPGA的硬件可编程性进行完美整合，以提供无与伦比的系统性能、灵活性与可...
- IP核介绍 IP（Intelligent Property）核是具有知识产权核的集成电路芯核总称，是经过反复验证过的、具有特定功能的宏模块，与芯片制造工艺无关，可以移植到不同的半导体工艺中。 IP核模... IP核介绍 IP（Intelligent Property）核是具有知识产权核的集成电路芯核总称，是经过反复验证过的、具有特定功能的宏模块，与芯片制造工艺无关，可以移植到不同的半导体工艺中。 IP核模...
- 在众多的嵌入式系统应用中， 有一类应用可能需要根据不同的应用场景，动态的更改 FPGA 内部的逻辑设计， 以适配不同的工作环境。 例如在一个数据采集系统中，连接不同型号的模拟数据采集卡， 其所需要的 FP... 在众多的嵌入式系统应用中， 有一类应用可能需要根据不同的应用场景，动态的更改 FPGA 内部的逻辑设计， 以适配不同的工作环境。 例如在一个数据采集系统中，连接不同型号的模拟数据采集卡， 其所需要的 FP...
- 导读：HUB75接口是一种常用的LED单元板驱动接口，本文就常见的HUB75接口知识点进行整理。 一、HUB75 接口介绍 上图中有 A/B/C/D 4根地址线，所以是16扫（ ... 导读：HUB75接口是一种常用的LED单元板驱动接口，本文就常见的HUB75接口知识点进行整理。 一、HUB75 接口介绍 上图中有 A/B/C/D 4根地址线，所以是16扫（ ...
- 小梅哥论坛已有的：【SoC FPGA开发常见问题合集】SoC FPGA开发过程中常见问题 问题：SOC-EDS5（Eclipse）出现“You are opening a large file.Sc... 小梅哥论坛已有的：【SoC FPGA开发常见问题合集】SoC FPGA开发过程中常见问题 问题：SOC-EDS5（Eclipse）出现“You are opening a large file.Sc...
- 在本系列教程中 《【SoC FPGA学习】二、SoC FPGA硬件初探，基础扫盲 》一节中的2.5小结简单介绍了一下 SOC FPGA添加timer外设的方法，但是此外设并没有实际的引出脚，并且在那篇文章... 在本系列教程中 《【SoC FPGA学习】二、SoC FPGA硬件初探，基础扫盲 》一节中的2.5小结简单介绍了一下 SOC FPGA添加timer外设的方法，但是此外设并没有实际的引出脚，并且在那篇文章...
上滑加载中
推荐直播
-
香橙派AIpro的远程推理框架与实验案例2025/07/04 周五 19:00-20:00
郝家胜 -华为开发者布道师-高校教师
AiR推理框架创新采用将模型推理与模型应用相分离的机制，把香橙派封装为AI推理黑盒服务，构建了分布式远程推理框架，并提供多种输入模态、多种输出方式以及多线程支持的高度复用框架，解决了开发板环境配置复杂上手困难、缺乏可视化体验和资源稀缺课程受限等痛点问题，真正做到开箱即用，并支持多种笔记本电脑环境、多种不同编程语言，10行代码即可体验图像分割迁移案例。
回顾中 -
鸿蒙端云一体化应用开发2025/07/10 周四 19:00-20:00
倪红军 华为开发者布道师-高校教师
基于鸿蒙平台终端设备的应用场景越来越多、使用范围越来越广。本课程以云数据库服务为例，介绍云侧项目应用的创建、新建对象类型、新增存储区及向对象类型中添加数据对象的方法，端侧（HarmonyOS平台）一体化工程项目的创建、云数据资源的关联方法及对云侧数据的增删改查等操作方法，为开发端云一体化应用打下坚实基础。
即将直播
热门标签