- 如下图，为两种形式的三态门，（a）和（b）一致；（c）和（d）一致。 对于图（a）其真值表如下： 输入输出ENA1011000高阻态1 对于图（b）的真值表为： 输入输出ENA0011010高阻态1 下面内容来自于百度百科之 三态门 三态门（Three-state gate）是一种重要的总线接口电路。 三态指其输出既可以是一般二值逻辑... 如下图，为两种形式的三态门，（a）和（b）一致；（c）和（d）一致。 对于图（a）其真值表如下： 输入输出ENA1011000高阻态1 对于图（b）的真值表为： 输入输出ENA0011010高阻态1 下面内容来自于百度百科之 三态门 三态门（Three-state gate）是一种重要的总线接口电路。 三态指其输出既可以是一般二值逻辑...
- 专业工具软件课程学习心得 部分资源链接： 1 http://download.csdn.net/detail/zhangrelay/9799032 2 http://download.csdn.net/detail/zhangrelay/9799055 3 http://pan.baidu.com/s/1hs1IRMO 密码： kqiz ……... 专业工具软件课程学习心得 部分资源链接： 1 http://download.csdn.net/detail/zhangrelay/9799032 2 http://download.csdn.net/detail/zhangrelay/9799055 3 http://pan.baidu.com/s/1hs1IRMO 密码： kqiz ……...
- 所谓清晰，就是便于阅读与理解，如下HDL代码所描述的电路就是清晰的时序逻辑电路，对应计数器的功能： always@( posedge clk )begin if( rst ) begin count <= 1'b0; end else begin count <= nextCount; end end assign nextCount = coun... 所谓清晰，就是便于阅读与理解，如下HDL代码所描述的电路就是清晰的时序逻辑电路，对应计数器的功能： always@( posedge clk )begin if( rst ) begin count <= 1'b0; end else begin count <= nextCount; end end assign nextCount = coun...
- ROS机器人程序设计（原书第2版）补充资料 （肆） 第四章 在ROS使用传感器和执行器 书中，大部分出现hydro的地方，直接替换为indigo或jade或kinetic，即可在对应版本中使用。 第四章主要介绍外设，之前博客内容中介绍过一些，比如手机，手柄，Arduino，rplidar，xtion，kinetic2等。 补充参考： ROS外设：http://wiki.ros... ROS机器人程序设计（原书第2版）补充资料 （肆） 第四章 在ROS使用传感器和执行器 书中，大部分出现hydro的地方，直接替换为indigo或jade或kinetic，即可在对应版本中使用。 第四章主要介绍外设，之前博客内容中介绍过一些，比如手机，手柄，Arduino，rplidar，xtion，kinetic2等。 补充参考： ROS外设：http://wiki.ros...
- 目录 前言 介绍 设计输入 综合（SYnthesize） 综合流程 综合要点： 设计实现 翻译 映射 布局布线 生成配置文件 验证 器件配置 前言 这篇博文先总的说一下 Xilinx FPGA开发的基本流程（不包括实例介绍），实例介绍在另有博文介绍。 Xilinx FPGA的开发在ISE（Integrated Software Environ... 目录 前言 介绍 设计输入 综合（SYnthesize） 综合流程 综合要点： 设计实现 翻译 映射 布局布线 生成配置文件 验证 器件配置 前言 这篇博文先总的说一下 Xilinx FPGA开发的基本流程（不包括实例介绍），实例介绍在另有博文介绍。 Xilinx FPGA的开发在ISE（Integrated Software Environ...
- 1、三要素法分析 一阶暂态电路三要素，是指在求得 f(∞)、f(0+)和τ（“三要素” ）的 基础上，可直接写出电路的响应（电压或电流），即 1、三要素法分析 一阶暂态电路三要素，是指在求得 f(∞)、f(0+)和τ（“三要素” ）的 基础上，可直接写出电路的响应（电压或电流），即
- 上篇博文写了用仿真和综合来认识D触发器（通过仿真和综合认识D触发器（Verilog HDL语言描述D触发器）），这篇博文采用完全并行的方式来认识JK触发器。 让我们迅速进入正题吧。 J-K触发器的Verilog HDL程序代码 //边沿JK触发器module jk_trigger(clk, j, k, q); input clk, j, k;output q;reg q... 上篇博文写了用仿真和综合来认识D触发器（通过仿真和综合认识D触发器（Verilog HDL语言描述D触发器）），这篇博文采用完全并行的方式来认识JK触发器。 让我们迅速进入正题吧。 J-K触发器的Verilog HDL程序代码 //边沿JK触发器module jk_trigger(clk, j, k, q); input clk, j, k;output q;reg q...
- 1.亚稳态与设计可靠性 设计数字电路时大家都知道同步是非常重要的，特别当要输入一个信号到一个同步电路中，但是该信号由另一个时钟驱动时，这是要在接口处采取一些措施，使输入的异步信号同步化，否则电路将无法正常工作，因为输入端很可能出现亚稳态（Metastability），导致采样错误。 下面我们会对亚稳态的原理、起因、危害、解决办法、对可靠性的影响和消除仿真做... 1.亚稳态与设计可靠性 设计数字电路时大家都知道同步是非常重要的，特别当要输入一个信号到一个同步电路中，但是该信号由另一个时钟驱动时，这是要在接口处采取一些措施，使输入的异步信号同步化，否则电路将无法正常工作，因为输入端很可能出现亚稳态（Metastability），导致采样错误。 下面我们会对亚稳态的原理、起因、危害、解决办法、对可靠性的影响和消除仿真做...
- 上篇博文讲了：FPGA中有限状态机的状态编码采用格雷码还是独热码？ 那篇博文讲了状态机的状态编码是用格雷码还是独热码的问题，以及两者之间的优劣。状态机的描述方式采用的是一段式描述方式，也就是将整个状态机全部写到一个always模块中去。 这篇博文仍用上篇博文的案例，说说状态机的描述方法。一段式的描述方法、二段式以及三段式，并比较三者之间的功能仿真情况，最后真心吐露这个案例... 上篇博文讲了：FPGA中有限状态机的状态编码采用格雷码还是独热码？ 那篇博文讲了状态机的状态编码是用格雷码还是独热码的问题，以及两者之间的优劣。状态机的描述方式采用的是一段式描述方式，也就是将整个状态机全部写到一个always模块中去。 这篇博文仍用上篇博文的案例，说说状态机的描述方法。一段式的描述方法、二段式以及三段式，并比较三者之间的功能仿真情况，最后真心吐露这个案例...
- 用选择器的思想来实现总线： 总线从宏观上看是“多写多读”的，但是从微观上来看是“一写多读”，因为系统中的各个部件只能分时使用总线，而无法同时使用。也就是在某一固定时刻，总线是“一写多读”的，只不过通过一写控制电路，我们貌似可以在不同时刻为总线分配不同的驱动源，以达到宏观上的“多写多读”。 下面用FPGA来简单地实现总线： 利用多路选择器的选通特性，可以实现总线的功能，这... 用选择器的思想来实现总线： 总线从宏观上看是“多写多读”的，但是从微观上来看是“一写多读”，因为系统中的各个部件只能分时使用总线，而无法同时使用。也就是在某一固定时刻，总线是“一写多读”的，只不过通过一写控制电路，我们貌似可以在不同时刻为总线分配不同的驱动源，以达到宏观上的“多写多读”。 下面用FPGA来简单地实现总线： 利用多路选择器的选通特性，可以实现总线的功能，这...
- 这个系列的博文已经写过了两篇，分别是通过仿真和综合认识D触发器（Verilog HDL语言描述D触发器）和通过仿真和综合认识JK触发器（Verilog HDL语言描述JK触发器），分析的方法是完全并行的。 这里再看一下T触发器。 Verilog HDL程序描述 //设计1为T触发器，带有异步复位信号module t_trigger(clk,t,rst,q); input... 这个系列的博文已经写过了两篇，分别是通过仿真和综合认识D触发器（Verilog HDL语言描述D触发器）和通过仿真和综合认识JK触发器（Verilog HDL语言描述JK触发器），分析的方法是完全并行的。 这里再看一下T触发器。 Verilog HDL程序描述 //设计1为T触发器，带有异步复位信号module t_trigger(clk,t,rst,q); input...
- 这篇博文是想对以上三篇三个采样模式博文的一个需要说明的东西，既然放到了后面，那就以前三篇为基础来写这篇博文吧。 前三篇博文分别是： 双通道模式 单通道模式 四通道模式 下面将可能引用！ 首先是该ADC芯片的框图： 我不会把数据手册都翻译一遍，只讲我能理解的东西，以后用到了或者有了新的认识了我会再更新博文，或者再写其他博文对此进行说明。 该4核ADC（The Quad ADC... 这篇博文是想对以上三篇三个采样模式博文的一个需要说明的东西，既然放到了后面，那就以前三篇为基础来写这篇博文吧。 前三篇博文分别是： 双通道模式 单通道模式 四通道模式 下面将可能引用！ 首先是该ADC芯片的框图： 我不会把数据手册都翻译一遍，只讲我能理解的东西，以后用到了或者有了新的认识了我会再更新博文，或者再写其他博文对此进行说明。 该4核ADC（The Quad ADC...
- 目录 复位的目的 同步复位 异步复位 优缺点比较 异步复位，同步释放（撤离） 复位的目的 复位的基本目的是使器件进入到可以稳定工作的确定状态，这避免了器件在上电后进入到随机状态导致跑飞了。在实际设计过程中，设计者必须选择最适合于设计本身的复位方式。 耳熟能详的是同步复位和异步复位，分别介绍如下： 同步复位 同步复位就是指复位信号只有在时钟... 目录 复位的目的 同步复位 异步复位 优缺点比较 异步复位，同步释放（撤离） 复位的目的 复位的基本目的是使器件进入到可以稳定工作的确定状态，这避免了器件在上电后进入到随机状态导致跑飞了。在实际设计过程中，设计者必须选择最适合于设计本身的复位方式。 耳熟能详的是同步复位和异步复位，分别介绍如下： 同步复位 同步复位就是指复位信号只有在时钟...
- 目录 FPGA简介 FPGA特点 FPGA芯片结构 1.可编程输入输出单元（IOB） 2.可配置逻辑块（CLB） 3.嵌入式块RAM（BRAM） 4.丰富的布线资源 5.底层内嵌功能单元 6.内嵌专用硬核 FPGA简介 FPGA是英文Field Programmable Gate Array的缩写，即现场可编程门阵列，它是在可编程阵列逻辑 PAL（Pr... 目录 FPGA简介 FPGA特点 FPGA芯片结构 1.可编程输入输出单元（IOB） 2.可配置逻辑块（CLB） 3.嵌入式块RAM（BRAM） 4.丰富的布线资源 5.底层内嵌功能单元 6.内嵌专用硬核 FPGA简介 FPGA是英文Field Programmable Gate Array的缩写，即现场可编程门阵列，它是在可编程阵列逻辑 PAL（Pr...
- 目录 滤波（filter）： 滤波器分类： 频率成形滤波器： 频率选择性滤波器： 用微分方程描述的连续时间滤波器 简单RC低通滤波器 简单RC高通滤波器 由差分方程描述的离散时间滤波器举例 一阶递归离散时间滤波器 非递归离散时间滤波器 一个简单的两点移动平均 三点平均滤波器 一般移动平均滤波器 非递归滤波器实现高通滤波器 滤波（filter）：... 目录 滤波（filter）： 滤波器分类： 频率成形滤波器： 频率选择性滤波器： 用微分方程描述的连续时间滤波器 简单RC低通滤波器 简单RC高通滤波器 由差分方程描述的离散时间滤波器举例 一阶递归离散时间滤波器 非递归离散时间滤波器 一个简单的两点移动平均 三点平均滤波器 一般移动平均滤波器 非递归滤波器实现高通滤波器 滤波（filter）：...
上滑加载中
推荐直播
-
HDC深度解读系列 - Serverless与MCP融合创新，构建AI应用全新智能中枢2025/08/20 周三 16:30-18:00
张昆鹏 HCDG北京核心组代表
HDC2025期间，华为云展示了Serverless与MCP融合创新的解决方案，本期访谈直播，由华为云开发者专家(HCDE)兼华为云开发者社区组织HCDG北京核心组代表张鹏先生主持，华为云PaaS服务产品部 Serverless总监Ewen为大家深度解读华为云Serverless与MCP如何融合构建AI应用全新智能中枢
回顾中 -
苏州工业园区“华为云杯”2025人工智能应用创新大赛赛中直播2025/08/21 周四 16:00-17:00
Vz 华为云AIoT技术布道师
本期直播将与您一起探讨如何基于华为云IoT平台全场景云服务，结合AI、鸿蒙、大数据等技术，打造有创新性，有竞争力的方案和产品。
回顾中 -
深入解读架构师专业级培训认证2025/08/22 周五 16:30-17:30
阿肯-华为云生态技术讲师
解决方案架构专业级是开发者认证中的顶端明珠。这门认证聊什么？值得学吗？怎么考、考什么、难不难？这门课程深入解答
回顾中
热门标签