- BRAM（Block RAM）模块 Spartan-6中的BRAM存储18Kbit数据，能配置成两个独立的9Kbit BRAM或者一个18Kbit BRAM。每个RAM可以通过两个端口寻址，也可以配置成单口RAM。BRAM包含输出寄存器以增加流水线性能。BRAM 在器件中按列排列，其数量取决于Spartan-6 器件的容量。 BRAM 的功能介绍如下。每个BRAM 的存储容量... BRAM（Block RAM）模块 Spartan-6中的BRAM存储18Kbit数据，能配置成两个独立的9Kbit BRAM或者一个18Kbit BRAM。每个RAM可以通过两个端口寻址，也可以配置成单口RAM。BRAM包含输出寄存器以增加流水线性能。BRAM 在器件中按列排列，其数量取决于Spartan-6 器件的容量。 BRAM 的功能介绍如下。每个BRAM 的存储容量...
- 之前仔细的记录过一次PWM蜂鸣器的实验，见博文：全过程实现一个最简单的FPGA项目之PWM蜂鸣器控制，这里就不再仔细的写下全过程了，因为都是一样的过程，只记录一下做这个小实验的思路即可。 3-8译码器实验 SW3 SW6，SW5，SW4 复位 点亮LED X X,X,X 0 全灭 OFF X,X,X 1 全灭 ON OFF,OFF,OFF 1... 之前仔细的记录过一次PWM蜂鸣器的实验，见博文：全过程实现一个最简单的FPGA项目之PWM蜂鸣器控制，这里就不再仔细的写下全过程了，因为都是一样的过程，只记录一下做这个小实验的思路即可。 3-8译码器实验 SW3 SW6，SW5，SW4 复位 点亮LED X X,X,X 0 全灭 OFF X,X,X 1 全灭 ON OFF,OFF,OFF 1...
- RAM（Random Access Memory）,即随机访问存储器。其内部存储单元的内容可按需随意的取出或存入，且存、取的速度与存储单元在存储芯片中的位置无关。不过这种存储器在断电时将丢失其存储内容，故主要用于存储短时间使用的程序。一些典型的RAM芯片种类分别介绍如下： SRAM（Static Random Access Memory），即静态随机访问存储器。它是一种具有... RAM（Random Access Memory）,即随机访问存储器。其内部存储单元的内容可按需随意的取出或存入，且存、取的速度与存储单元在存储芯片中的位置无关。不过这种存储器在断电时将丢失其存储内容，故主要用于存储短时间使用的程序。一些典型的RAM芯片种类分别介绍如下： SRAM（Static Random Access Memory），即静态随机访问存储器。它是一种具有...
- 目录 背景 BUFG BUFGCE BUFGCE_1 BUFGMUX and BUFGMUX_1 BUFGP BUFH BUFIO2 BUFIO2FB 背景 在数据手册 Spartan-6 Libraries Guide for HDL Designs中看到了有关buffer的一些介绍，这里就根据掌握简记之。 从手册的开头声... 目录 背景 BUFG BUFGCE BUFGCE_1 BUFGMUX and BUFGMUX_1 BUFGP BUFH BUFIO2 BUFIO2FB 背景 在数据手册 Spartan-6 Libraries Guide for HDL Designs中看到了有关buffer的一些介绍，这里就根据掌握简记之。 从手册的开头声...
- 本博文内容来源于：《从算法设计到硬件逻辑的实现》，仅供学习交流使用！ 同步时序逻辑是指表示状态的寄存器组的值只可能在唯一确定的触发条件发生时刻改变。只能由时钟的正跳沿或负跳沿触发的状态机就是一例。always @(posedge clock) 就是一个同步时序逻辑的触发条件, 表示由该 always 控制的 begin end 块中寄存器变量重新赋值的情形只有可能在 cl... 本博文内容来源于：《从算法设计到硬件逻辑的实现》，仅供学习交流使用！ 同步时序逻辑是指表示状态的寄存器组的值只可能在唯一确定的触发条件发生时刻改变。只能由时钟的正跳沿或负跳沿触发的状态机就是一例。always @(posedge clock) 就是一个同步时序逻辑的触发条件, 表示由该 always 控制的 begin end 块中寄存器变量重新赋值的情形只有可能在 cl...
- Wallace树乘法器专题研究 绪论：在乘法器的设计中采用树形乘法器，可以减少关键路径和所需的加法器单元数目，Wallace树乘法器就是其中的一种。下面以一个4*4位乘法器为例介绍Wallace树乘法器及其Verilog HDL实现。 原理：Wallace树乘法器的运算原理如下： 从数据最密集的地方开始，不断的反复使用全加器、半加器来覆盖“树”。全加器是一个3输入2输出... Wallace树乘法器专题研究 绪论：在乘法器的设计中采用树形乘法器，可以减少关键路径和所需的加法器单元数目，Wallace树乘法器就是其中的一种。下面以一个4*4位乘法器为例介绍Wallace树乘法器及其Verilog HDL实现。 原理：Wallace树乘法器的运算原理如下： 从数据最密集的地方开始，不断的反复使用全加器、半加器来覆盖“树”。全加器是一个3输入2输出...
- FPGA进入到一个工艺越来越牛的境界，很多人在学习FPGA的时候还在墨守陈规的从Spartan3学起，还是在ISE开始着手，总是觉得工艺是类似的，方法也是类似的。在和很多工程师一起讨论的时候，就明确的告诉了他们，现在工艺的变化，FPGA已经进入到了一个很不一般的境界。正是这个境界的变化，让FPGA这个不太大众的芯片终于开始逐步的替代了ASIC和ASSP。... FPGA进入到一个工艺越来越牛的境界，很多人在学习FPGA的时候还在墨守陈规的从Spartan3学起，还是在ISE开始着手，总是觉得工艺是类似的，方法也是类似的。在和很多工程师一起讨论的时候，就明确的告诉了他们，现在工艺的变化，FPGA已经进入到了一个很不一般的境界。正是这个境界的变化，让FPGA这个不太大众的芯片终于开始逐步的替代了ASIC和ASSP。...
- 1.3再深入一点的了解CLB 这个图有点大，但是太经典了，搞得我不得不放弃扔掉它的想法。是不是有人已经看迷糊了。那咱就慢慢的清晰呗。有时候也不一定要一开始明白，如果一开始明白，那么会越来越糊涂。 那么这个是啥？这个就是一个Slice，这个Slice由几部分组成，4个六输入查找表，很多的复用器（multiplexers），一条自下而上的进位链（这个进... 1.3再深入一点的了解CLB 这个图有点大，但是太经典了，搞得我不得不放弃扔掉它的想法。是不是有人已经看迷糊了。那咱就慢慢的清晰呗。有时候也不一定要一开始明白，如果一开始明白，那么会越来越糊涂。 那么这个是啥？这个就是一个Slice，这个Slice由几部分组成，4个六输入查找表，很多的复用器（multiplexers），一条自下而上的进位链（这个进...
- 计算机控制技术课程简介与资料 非常赞的网络公开课： 国防科学技术大学： http://www.icourses.cn/coursestatic/course_6563.html 教学单元第一章 绪论 第二章 计算机控制系统的信号转换 第三章 计算机控制系统的数学基础 第四章 计算机控制系统分析 第五章 计算机控制系统间接设计法 第六章 计算机控制系统直接设计法 第七... 计算机控制技术课程简介与资料 非常赞的网络公开课： 国防科学技术大学： http://www.icourses.cn/coursestatic/course_6563.html 教学单元第一章 绪论 第二章 计算机控制系统的信号转换 第三章 计算机控制系统的数学基础 第四章 计算机控制系统分析 第五章 计算机控制系统间接设计法 第六章 计算机控制系统直接设计法 第七...
- 一.查找表（Look-Up-Table)的原理与结构采用这种结构的PLD芯片我们也可以称之为FPGA：如altera的ACEX,APEX系列,xilinx的Spartan,Virtex系列等。 查找表（Look-Up-Table)简称为LUT，LUT本质上就是一个RAM。 目前FPGA中多使用4输入的LUT，所以每一个LUT可以看成一个有4位地址线的16x1的RAM。 当用户... 一.查找表（Look-Up-Table)的原理与结构采用这种结构的PLD芯片我们也可以称之为FPGA：如altera的ACEX,APEX系列,xilinx的Spartan,Virtex系列等。 查找表（Look-Up-Table)简称为LUT，LUT本质上就是一个RAM。 目前FPGA中多使用4输入的LUT，所以每一个LUT可以看成一个有4位地址线的16x1的RAM。 当用户...
- Ubuntu下有很多非常赞的开源软件，将在后续持续介绍，这里简单介绍Fritzing和Arduino，都可以在官网免费下载。 Fritzing：http://fritzing.org/home/ Arduino：https://www.arduino.cc/ 在官网下载安装包后，解压： 这里使用fritzing-0.9.3b.linux.AMD64+arduino-1.8.0... Ubuntu下有很多非常赞的开源软件，将在后续持续介绍，这里简单介绍Fritzing和Arduino，都可以在官网免费下载。 Fritzing：http://fritzing.org/home/ Arduino：https://www.arduino.cc/ 在官网下载安装包后，解压： 这里使用fritzing-0.9.3b.linux.AMD64+arduino-1.8.0...
- I/O 时钟缓冲器 除了全局时钟缓冲器外，Spartan-6还包含驱动高速I/O时钟区域的时钟缓冲器。I/O 时钟缓冲器的原语如表2-9所示。 表2-9 I/O时钟缓冲器的原语 (1) BUFIO2。 BUFIO2接收来自GCLK时钟输入，产生两个时钟输出和一个驱动IOSERDES2的选通脉冲，如图2-9所示。 (2) BUFIO2_2CLK。 BUFI... I/O 时钟缓冲器 除了全局时钟缓冲器外，Spartan-6还包含驱动高速I/O时钟区域的时钟缓冲器。I/O 时钟缓冲器的原语如表2-9所示。 表2-9 I/O时钟缓冲器的原语 (1) BUFIO2。 BUFIO2接收来自GCLK时钟输入，产生两个时钟输出和一个驱动IOSERDES2的选通脉冲，如图2-9所示。 (2) BUFIO2_2CLK。 BUFI...
- MCB模块 Spartan-6器件具有2或4个专用嵌入式多端口存储器控制器模块（MCB），实现了到4个常见存储器标准的简单连接：DDR3、DDR2、DDR 和LPDDR（移动DDR）。Spartan-6器件为专用MCB模块提供了高达800Mbit/s 的数据速率，并且其存储器接口性能是上一代和竞争低成本FPGA 解决方案的2 倍。使用专用存储器控制器还有很多功耗节省优势，特别... MCB模块 Spartan-6器件具有2或4个专用嵌入式多端口存储器控制器模块（MCB），实现了到4个常见存储器标准的简单连接：DDR3、DDR2、DDR 和LPDDR（移动DDR）。Spartan-6器件为专用MCB模块提供了高达800Mbit/s 的数据速率，并且其存储器接口性能是上一代和竞争低成本FPGA 解决方案的2 倍。使用专用存储器控制器还有很多功耗节省优势，特别...
- PicoBlaze中断 我们知道，PicoBlaze微控制器只提供一个中断输入口，如果设计中需要多个中断，可以在FPGA中用逻辑实现。图12-4 所示为一个简单的中断连接图，当有中断发生时，触发器的2端输出一个高电平， 当PicoBlaze响应中断信号INTERRUPT_ACK有效时，触发器3端为高电平，其输出被清零，外部中断被撤消。 图12-4... PicoBlaze中断 我们知道，PicoBlaze微控制器只提供一个中断输入口，如果设计中需要多个中断，可以在FPGA中用逻辑实现。图12-4 所示为一个简单的中断连接图，当有中断发生时，触发器的2端输出一个高电平， 当PicoBlaze响应中断信号INTERRUPT_ACK有效时，触发器3端为高电平，其输出被清零，外部中断被撤消。 图12-4...
- 目录 前言 简易数字频率计原理 结语 前言 这篇博客大概是2017年写的，目前已经是2020年8月不到，今天维护了一下但是并未保存，很受伤，不得不重新在维护一次。 最近看到很多评论，说程序有问题，于是我就对这个程序进行一次测试。 并更新博文程序与其他部分内容。 简易数字频率计原理 原理：数字频率计的原理十分简单，简单的就是一句话和一幅图而已... 目录 前言 简易数字频率计原理 结语 前言 这篇博客大概是2017年写的，目前已经是2020年8月不到，今天维护了一下但是并未保存，很受伤，不得不重新在维护一次。 最近看到很多评论，说程序有问题，于是我就对这个程序进行一次测试。 并更新博文程序与其他部分内容。 简易数字频率计原理 原理：数字频率计的原理十分简单，简单的就是一句话和一幅图而已...
上滑加载中
推荐直播
-
HDC深度解读系列 - Serverless与MCP融合创新，构建AI应用全新智能中枢2025/08/20 周三 16:30-18:00
张昆鹏 HCDG北京核心组代表
HDC2025期间，华为云展示了Serverless与MCP融合创新的解决方案，本期访谈直播，由华为云开发者专家(HCDE)兼华为云开发者社区组织HCDG北京核心组代表张鹏先生主持，华为云PaaS服务产品部 Serverless总监Ewen为大家深度解读华为云Serverless与MCP如何融合构建AI应用全新智能中枢
回顾中 -
苏州工业园区“华为云杯”2025人工智能应用创新大赛赛中直播2025/08/21 周四 16:00-17:00
Vz 华为云AIoT技术布道师
本期直播将与您一起探讨如何基于华为云IoT平台全场景云服务，结合AI、鸿蒙、大数据等技术，打造有创新性，有竞争力的方案和产品。
回顾中
热门标签