- 用户必须要认识到，学习一下技巧可以让更多的逻辑放在更少的Slice中，使工具能够达到既实现设计时序要求又满足用户对功耗的要求。而现在很多用户缺乏代码编写的想法，编写出一个有时序问题的设计。为了满足要求，就会不停修改，再综合再布局布线来满足自己的时序目标。其实，他们需要的是重新评估他们的HDL代码技术以及他们的控制信号。 例如，如何使用这些D触发器呢？首先说明几... 用户必须要认识到，学习一下技巧可以让更多的逻辑放在更少的Slice中，使工具能够达到既实现设计时序要求又满足用户对功耗的要求。而现在很多用户缺乏代码编写的想法，编写出一个有时序问题的设计。为了满足要求，就会不停修改，再综合再布局布线来满足自己的时序目标。其实，他们需要的是重新评估他们的HDL代码技术以及他们的控制信号。 例如，如何使用这些D触发器呢？首先说明几...
- 目录 前言 分频器分类 偶分频 奇分频 占空比为50%的奇分频 占空比不限定的奇数分频器 前言 虽然在实际工程中要产生分频时钟一般采用FPGA的时钟管理器来进行分频、倍频，通过设置一下IP核中的参数即可，这样做有很多别的方法（例如：直接用Verilog HDL设计分频电路）达不到的效果，产生时钟的质量也更好，因此，一般而言，也推荐这种方法，但这并非意味着直... 目录 前言 分频器分类 偶分频 奇分频 占空比为50%的奇分频 占空比不限定的奇数分频器 前言 虽然在实际工程中要产生分频时钟一般采用FPGA的时钟管理器来进行分频、倍频，通过设置一下IP核中的参数即可，这样做有很多别的方法（例如：直接用Verilog HDL设计分频电路）达不到的效果，产生时钟的质量也更好，因此，一般而言，也推荐这种方法，但这并非意味着直...
- 国外课程资料： http://blog.csdn.net/zhangrelay/article/details/69382096 参考书籍： ROS机器人项目（2017-03，I，Python）ROS高效的机器人编程 - 第三版（2016-12，I，Python）5天内的ROS：完全实用的ROS培训（2016-12，I. Python）ROS_Robotics_By_Exa... 国外课程资料： http://blog.csdn.net/zhangrelay/article/details/69382096 参考书籍： ROS机器人项目（2017-03，I，Python）ROS高效的机器人编程 - 第三版（2016-12，I，Python）5天内的ROS：完全实用的ROS培训（2016-12，I. Python）ROS_Robotics_By_Exa...
- PlanAhead工具应用 PlanAhead工具是Xilinx提供的一个集成的、可视化的FPGA设计工具，它可以被应用于FPGA设计过程中的不同阶段，常见的应用包括用PlanAhead进行RTL源代码的开发、I/O引脚规划、RTL网表分析、布局布线结果的分析、布局规划，还可以在PlanAhead中将Chipscope核插入设计辅助调试，从而提高性能。也可以用PlanAhea... PlanAhead工具应用 PlanAhead工具是Xilinx提供的一个集成的、可视化的FPGA设计工具，它可以被应用于FPGA设计过程中的不同阶段，常见的应用包括用PlanAhead进行RTL源代码的开发、I/O引脚规划、RTL网表分析、布局布线结果的分析、布局规划，还可以在PlanAhead中将Chipscope核插入设计辅助调试，从而提高性能。也可以用PlanAhea...
- 目录 简单介绍： 设计思路 Verilog HDL硬件语言描述： 语言检测 引脚分配 综合 实现 器件配置 时间不饶人，我快速记录一下这个过程吧。 简单介绍： 蜂鸣器是一种最简单的发声元器件，它的应用也非常广泛，大都是作为报警或发声提醒装置。 PWM即脉冲宽度调制，PWM的输出只有高电平1和低电平0。PWM不停的重复输出周期为T，其中高电平1时间... 目录 简单介绍： 设计思路 Verilog HDL硬件语言描述： 语言检测 引脚分配 综合 实现 器件配置 时间不饶人，我快速记录一下这个过程吧。 简单介绍： 蜂鸣器是一种最简单的发声元器件，它的应用也非常广泛，大都是作为报警或发声提醒装置。 PWM即脉冲宽度调制，PWM的输出只有高电平1和低电平0。PWM不停的重复输出周期为T，其中高电平1时间...
- 时钟，时序逻辑的心跳 在时序逻辑中，正是时钟信号将各个存储单元中的数据一级一级地推动下去，如果时钟信号突然停止，那么整个时序逻辑也将陷入瘫痪，因此，时钟就好像时序逻辑的心跳一样，那么重要却又平常的存在着。 几乎所有的FPGA设计都是时序逻辑，就意味着几乎所有的FPGA设计都离不开时钟，时钟之于时序逻辑，好比空气之于众生。因此，要确保FPGA设计成功，就先要确保时钟信号成功... 时钟，时序逻辑的心跳 在时序逻辑中，正是时钟信号将各个存储单元中的数据一级一级地推动下去，如果时钟信号突然停止，那么整个时序逻辑也将陷入瘫痪，因此，时钟就好像时序逻辑的心跳一样，那么重要却又平常的存在着。 几乎所有的FPGA设计都是时序逻辑，就意味着几乎所有的FPGA设计都离不开时钟，时钟之于时序逻辑，好比空气之于众生。因此，要确保FPGA设计成功，就先要确保时钟信号成功...
- @Author：Runsen 来源：尚硅谷 下面建议读者学习尚硅谷的B站的SpringBoot视频，我是学雷丰阳视频入门的。 具体链接如下：B站尚硅谷SpringBoot教程 文章目录 三种嵌入式容器 tomcat和servlet的关系 Servlet容器 配置嵌入式Servlet容器 jar包和war包的介绍和区别 创建... @Author：Runsen 来源：尚硅谷 下面建议读者学习尚硅谷的B站的SpringBoot视频，我是学雷丰阳视频入门的。 具体链接如下：B站尚硅谷SpringBoot教程 文章目录 三种嵌入式容器 tomcat和servlet的关系 Servlet容器 配置嵌入式Servlet容器 jar包和war包的介绍和区别 创建...
- 数码管的动态显示是对每个数码管采用分时复用的方式轮流点亮每个数码管，在同一时间只会点亮一个数码管。 分时复用的扫描显示利用了人眼的视觉暂留特性，如果公共端的控制信号刷新速度足够快，人眼就不会区分出LED的闪烁，认为4个数码管是同时点亮。 如下图： D1、D2、D3、D4就是公共控制端口，也就是片选端，控制哪一个数码管被选中。 而abcdefg是段选，用来控制数码管... 数码管的动态显示是对每个数码管采用分时复用的方式轮流点亮每个数码管，在同一时间只会点亮一个数码管。 分时复用的扫描显示利用了人眼的视觉暂留特性，如果公共端的控制信号刷新速度足够快，人眼就不会区分出LED的闪烁，认为4个数码管是同时点亮。 如下图： D1、D2、D3、D4就是公共控制端口，也就是片选端，控制哪一个数码管被选中。 而abcdefg是段选，用来控制数码管...
- 希望对ROS开源机器人有兴趣的小伙伴多多支持~ 转自：https://github.com/HANDS-FREE/handsfree 环境 我们建议您在移植到TK1或TX1 / 2之前在x86 pc上测试代码 确保安装ROS并仔细阅读初级水平教程按照HandsFree Tutorials安装一些依赖包编译：catkin_make 运行示例 roslau... 希望对ROS开源机器人有兴趣的小伙伴多多支持~ 转自：https://github.com/HANDS-FREE/handsfree 环境 我们建议您在移植到TK1或TX1 / 2之前在x86 pc上测试代码 确保安装ROS并仔细阅读初级水平教程按照HandsFree Tutorials安装一些依赖包编译：catkin_make 运行示例 roslau...
- ROS Robotics Projects（3）嵌入式硬件和外设 这本书的第4章和第5章，介绍了一些常用的嵌入式硬件和外设等， 具体也可以参考官网，包括Arduino，STM32，Raspberry Pi 2和Odroid。 具体可以参考： 1 http://wiki.ros.org/Installation/UbuntuARM 2 http://wik... ROS Robotics Projects（3）嵌入式硬件和外设 这本书的第4章和第5章，介绍了一些常用的嵌入式硬件和外设等， 具体也可以参考官网，包括Arduino，STM32，Raspberry Pi 2和Odroid。 具体可以参考： 1 http://wiki.ros.org/Installation/UbuntuARM 2 http://wik...
- 文章目录 前言存储器的相关约束ram_extractram_stylerom_extractrom_style 寄存器的相关约束 前言 这是这个话题的第三篇，最重要的前言是本文节选自：《FPGA之道》。 存储器的相关约束 与乘法器类似，当我们需要使用RAM或ROM作数据存储时，通常的做法也是调用IP核来进行配置。因此，当涉及到大量不同存储模块调用... 文章目录 前言存储器的相关约束ram_extractram_stylerom_extractrom_style 寄存器的相关约束 前言 这是这个话题的第三篇，最重要的前言是本文节选自：《FPGA之道》。 存储器的相关约束 与乘法器类似，当我们需要使用RAM或ROM作数据存储时，通常的做法也是调用IP核来进行配置。因此，当涉及到大量不同存储模块调用...
- 本篇博文是近来总结HDLBits系列的目录，点击蓝色字体即可进入查看具体内容。 HDLBits 系列（1）从HDLBits中获取灵感，整顿自己，稳步前行 HDLBits 系列（2）如何避免生成锁存器？ HDLBits 系列（3）Priority Encoder（Case/Casez） HDLBits 系列（4）如何设计一定不会产生L... 本篇博文是近来总结HDLBits系列的目录，点击蓝色字体即可进入查看具体内容。 HDLBits 系列（1）从HDLBits中获取灵感，整顿自己，稳步前行 HDLBits 系列（2）如何避免生成锁存器？ HDLBits 系列（3）Priority Encoder（Case/Casez） HDLBits 系列（4）如何设计一定不会产生L...
- 文章目录 总线概念常用术语总线位宽总线的工作频率总线带宽 写在最后 总线概念 总线最开始是计算机里的概念，它表示计算机内部以及计算机之间传输数据的共同通道。 计算机中总线的分类可以有很多种方式，例如：按照功能可以分为 数据总线，地址总线，控制总线。 计算机中的总线有很多，例如ISA，PCI，SATA等。 在计算机之后出现的嵌入式系统中也沿用了总线的概... 文章目录 总线概念常用术语总线位宽总线的工作频率总线带宽 写在最后 总线概念 总线最开始是计算机里的概念，它表示计算机内部以及计算机之间传输数据的共同通道。 计算机中总线的分类可以有很多种方式，例如：按照功能可以分为 数据总线，地址总线，控制总线。 计算机中的总线有很多，例如ISA，PCI，SATA等。 在计算机之后出现的嵌入式系统中也沿用了总线的概...
- 目录 8B/10B编码 5B/6B 编码表 3B/4B 编码表 控制字符编码表 8B/10B编码的利用率 参考文献 8B/10B编码 为什么要使用8B/10B编码？ 8b/10b编码的特性之一是保证DC 平衡，采用8b/10b编码方式，可使得发送的“0”、“1”数量保持基本一致，连续的“1”或“0”不超过5位，即每5个连续的“1”或“0”后... 目录 8B/10B编码 5B/6B 编码表 3B/4B 编码表 控制字符编码表 8B/10B编码的利用率 参考文献 8B/10B编码 为什么要使用8B/10B编码？ 8b/10b编码的特性之一是保证DC 平衡，采用8b/10b编码方式，可使得发送的“0”、“1”数量保持基本一致，连续的“1”或“0”不超过5位，即每5个连续的“1”或“0”后...
- 文章目录 写在前面正文步骤4：忽略不需要的外围设备步骤5：研究您的配置软件第6步：调查您的API 结论 系列回顾交个朋友 写在前面 原文链接 相关博文 博客首页 注：知识搬运，供学习交流使用，侵联删！ 本文提供了一些技巧，可以有效利用微控制器的数据手册（或参考手册或用户指南）中的外围部分。 正文 在上一篇文章中，我指出了与微控制器文档相关的一些困... 文章目录 写在前面正文步骤4：忽略不需要的外围设备步骤5：研究您的配置软件第6步：调查您的API 结论 系列回顾交个朋友 写在前面 原文链接 相关博文 博客首页 注：知识搬运，供学习交流使用，侵联删！ 本文提供了一些技巧，可以有效利用微控制器的数据手册（或参考手册或用户指南）中的外围部分。 正文 在上一篇文章中，我指出了与微控制器文档相关的一些困...
上滑加载中
推荐直播
-
HDC深度解读系列 - Serverless与MCP融合创新，构建AI应用全新智能中枢2025/08/20 周三 16:30-18:00
张昆鹏 HCDG北京核心组代表
HDC2025期间，华为云展示了Serverless与MCP融合创新的解决方案，本期访谈直播，由华为云开发者专家(HCDE)兼华为云开发者社区组织HCDG北京核心组代表张鹏先生主持，华为云PaaS服务产品部 Serverless总监Ewen为大家深度解读华为云Serverless与MCP如何融合构建AI应用全新智能中枢
去报名 -
苏州工业园区“华为云杯”2025人工智能应用创新大赛赛中直播2025/08/21 周四 16:00-17:00
Vz 华为云AIoT技术布道师
本期直播将与您一起探讨如何基于华为云IoT平台全场景云服务，结合AI、鸿蒙、大数据等技术，打造有创新性，有竞争力的方案和产品。
即将直播
热门标签