- 文章目录 写在前面正文选择制造商关键参数数模转换器模数转换器时钟频率通用串行总线（USB）电容式触摸感成本和包装尺寸评估硬件 结论 延伸阅读交个朋友 写在前面 原文链接 相关博文 博客首页 注：知识搬运，供学习交流使用，侵联删！ 本文是微控制器简介系列的继续，讨论了当您试图为下一个项目寻找最佳MCU时要考虑的最重要事项。 正文 本文是微控制器... 文章目录 写在前面正文选择制造商关键参数数模转换器模数转换器时钟频率通用串行总线（USB）电容式触摸感成本和包装尺寸评估硬件 结论 延伸阅读交个朋友 写在前面 原文链接 相关博文 博客首页 注：知识搬运，供学习交流使用，侵联删！ 本文是微控制器简介系列的继续，讨论了当您试图为下一个项目寻找最佳MCU时要考虑的最重要事项。 正文 本文是微控制器...
- 文章目录 前言一道时序分析的例题解答一：能否正确工作分析解答二：最大时钟速率分析延伸二：最小时钟速率？解答三：保持时间不足情形分析 前言 本文来自于《FPGA 之道》，在正式讲解时序分析之前，作者给出了一道时序分析的例题，体会下人工分析时序的例子，挺有意思，一起看下。 时序分析在FPGA当中，算是有点烧脑的内容，通过都是通过画图的方式理解，比较通俗，... 文章目录 前言一道时序分析的例题解答一：能否正确工作分析解答二：最大时钟速率分析延伸二：最小时钟速率？解答三：保持时间不足情形分析 前言 本文来自于《FPGA 之道》，在正式讲解时序分析之前，作者给出了一道时序分析的例题，体会下人工分析时序的例子，挺有意思，一起看下。 时序分析在FPGA当中，算是有点烧脑的内容，通过都是通过画图的方式理解，比较通俗，...
- 文章目录 背景正文介绍Verilog有什么用途？如何验证Verilog设计的功能？Verilog设计模板 参考资料汇总 背景 集成电路的设计经历了从原理图绘制（工程师在纸上绘制晶体管及其连接，以便对其设计，使其可以在硅上制造）到硬件描述语言的转变，这是因为大型的设计，如果使用原理图的方式进行设计会耗费大量的人力、时间和资源等，这催生着硬件描述语言的诞... 文章目录 背景正文介绍Verilog有什么用途？如何验证Verilog设计的功能？Verilog设计模板 参考资料汇总 背景 集成电路的设计经历了从原理图绘制（工程师在纸上绘制晶体管及其连接，以便对其设计，使其可以在硅上制造）到硬件描述语言的转变，这是因为大型的设计，如果使用原理图的方式进行设计会耗费大量的人力、时间和资源等，这催生着硬件描述语言的诞...
- 参考链接： blog.csdn.net/ZhangRelay/article/details/42586491roboticsshop.net/best-robotics-simulation-software/ 目前最主流的机器人操作系统为ROS1+ROS2，已成业界共识，如果没有购买机器人硬件又想学习机器人相关知识，那么一款仿真软件必不可少，软件分为免费和付费，下面将... 参考链接： blog.csdn.net/ZhangRelay/article/details/42586491roboticsshop.net/best-robotics-simulation-software/ 目前最主流的机器人操作系统为ROS1+ROS2，已成业界共识，如果没有购买机器人硬件又想学习机器人相关知识，那么一款仿真软件必不可少，软件分为免费和付费，下面将...
- 目录 半加器 全加器 Binary Ripple-Carry Adder 多位加法器 有符号加法溢出 Adder100 Bcdadd4 最后想说的一些话 半加器 Create a half adder. A half adder adds two bits (with no carry-in) and produces a sum and... 目录 半加器 全加器 Binary Ripple-Carry Adder 多位加法器 有符号加法溢出 Adder100 Bcdadd4 最后想说的一些话 半加器 Create a half adder. A half adder adds two bits (with no carry-in) and produces a sum and...
- 前言 对于使用FPGA进行项目开发的FPGA开发者来说，大多数是自己定制一整套系统，这样对于系统原理图的绘制必不可少。在涉及FPGA这一块，我们可以发现对于FPGA芯片的供电是一个有讲究的事情，下面内容摘自《FPGA之道》这本书，对于FPGA的供电系统进行学习。 FPGA芯片的供电 任何电路的工作都离不开电源的供给，FPGA芯片也一样。一般来说，FPGA芯片在正常... 前言 对于使用FPGA进行项目开发的FPGA开发者来说，大多数是自己定制一整套系统，这样对于系统原理图的绘制必不可少。在涉及FPGA这一块，我们可以发现对于FPGA芯片的供电是一个有讲究的事情，下面内容摘自《FPGA之道》这本书，对于FPGA的供电系统进行学习。 FPGA芯片的供电 任何电路的工作都离不开电源的供给，FPGA芯片也一样。一般来说，FPGA芯片在正常...
- 文章目录 前言双阈值标准TTLLVTTLLVTTL3V3LVTTL2V5 CMOSLVCOMSLVCOMS3V3LVCOMS2V5LVCOMS1V8LVCOMS1V5LVCOMS1V2 LVDSRS232RS485不同标准之间能否混连？ 前言 我们在对FPGA项目进行约束的时候，常常看到这样的电平标准，例如LVCOM18，LVCOS25，LVDS，L... 文章目录 前言双阈值标准TTLLVTTLLVTTL3V3LVTTL2V5 CMOSLVCOMSLVCOMS3V3LVCOMS2V5LVCOMS1V8LVCOMS1V5LVCOMS1V2 LVDSRS232RS485不同标准之间能否混连？ 前言 我们在对FPGA项目进行约束的时候，常常看到这样的电平标准，例如LVCOM18，LVCOS25，LVDS，L...
- 目录 背景 原题复现 审题 我的设计1 我的设计2 背景 曾经专门写过这个话题，可是今天在练习HDLBits时候，又发现了这个问题，但是以前的思路我已经忘了，不得不回顾。 FPGA中如何实现双边沿采样？ 奇怪的是我竟然之前用过的方法，今天我已经想不通为什么了？ 直接见原题吧： 原题复现 You're familiar with flip-flops... 目录 背景 原题复现 审题 我的设计1 我的设计2 背景 曾经专门写过这个话题，可是今天在练习HDLBits时候，又发现了这个问题，但是以前的思路我已经忘了，不得不回顾。 FPGA中如何实现双边沿采样？ 奇怪的是我竟然之前用过的方法，今天我已经想不通为什么了？ 直接见原题吧： 原题复现 You're familiar with flip-flops...
- 文章目录 前言开发板制作 前言 学习FPGA的初期，我们习惯到网上买一款FPGA开发板，这是新手学习FPGA开发的最佳途径，负责任的开发板制作者会提供相应的教程供练习，毕竟能动手操作上板子才是真正玩过FPGA，纸上谈兵始终是难以成长起来的。 但在高校或者研究所等场合更多的是跟着负责人或者导师自己制作FPGA开发板以适应项目需求。 上面提供的两种方式也... 文章目录 前言开发板制作 前言 学习FPGA的初期，我们习惯到网上买一款FPGA开发板，这是新手学习FPGA开发的最佳途径，负责任的开发板制作者会提供相应的教程供练习，毕竟能动手操作上板子才是真正玩过FPGA，纸上谈兵始终是难以成长起来的。 但在高校或者研究所等场合更多的是跟着负责人或者导师自己制作FPGA开发板以适应项目需求。 上面提供的两种方式也...
- 什么是Sphero RVR Rover？ https://www.sphero.com/rvr 基本款（如上图所示）：RVR是Sphero可编程机器人的革命性产品-即开即用、可驱动、装有多种传感器套件、可定制。通过连接第三方硬件（例如Raspberry Pi、Arduino、BBC micro:bit或Sphero自己的littleBits），进一步扩展RVR... 什么是Sphero RVR Rover？ https://www.sphero.com/rvr 基本款（如上图所示）：RVR是Sphero可编程机器人的革命性产品-即开即用、可驱动、装有多种传感器套件、可定制。通过连接第三方硬件（例如Raspberry Pi、Arduino、BBC micro:bit或Sphero自己的littleBits），进一步扩展RVR...
- 文章目录 前言提高设计的自测性增加测试管脚状态寄存器集虚拟示波器ChipScope&SignalTap自己编写VirtualScope 编写激励发生测试模块 前言 本文节选自《FPGA之道》。 提高设计的自测性 也许在FPGA设计的板级测试之前，我们已经做了充分的功能和时序仿真，但是仿真毕竟是仿真，它与实际情况之间还是或多或少的存在一定的... 文章目录 前言提高设计的自测性增加测试管脚状态寄存器集虚拟示波器ChipScope&SignalTap自己编写VirtualScope 编写激励发生测试模块 前言 本文节选自《FPGA之道》。 提高设计的自测性 也许在FPGA设计的板级测试之前，我们已经做了充分的功能和时序仿真，但是仿真毕竟是仿真，它与实际情况之间还是或多或少的存在一定的...
- 文章目录 前言多比特信号跨时钟域处理的场景与方案MUX同步器参考资料 前言 信号的跨时钟传输的方法很多，在上篇专栏中，就说了两种有关单比特脉冲信号的跨时钟域传输问题，FPGA逻辑设计回顾（4）亚稳态与单比特脉冲信号的CDC处理问题，建议大家看看，后面我还会扩展更多的方法。本篇承接上一篇文章，和单比特有点关系，但是是一种处理多比特信号的跨时钟域方... 文章目录 前言多比特信号跨时钟域处理的场景与方案MUX同步器参考资料 前言 信号的跨时钟传输的方法很多，在上篇专栏中，就说了两种有关单比特脉冲信号的跨时钟域传输问题，FPGA逻辑设计回顾（4）亚稳态与单比特脉冲信号的CDC处理问题，建议大家看看，后面我还会扩展更多的方法。本篇承接上一篇文章，和单比特有点关系，但是是一种处理多比特信号的跨时钟域方...
- 文章目录 前言数据包介绍参考时钟要求参考文章 前言 上一篇文章:高速串行总线设计基础（五）揭秘SERDES高速面纱之多相数据提取电路与线路编码方案 这篇文章介绍了提出了问题，关于SERDES或者Transceiver为什么能跑这么高的速度？当然有它的独特技术特点，上篇文章中介绍了两种技术，一是多相提取技术，另一种是线路编码方案。本篇文章继续这个... 文章目录 前言数据包介绍参考时钟要求参考文章 前言 上一篇文章:高速串行总线设计基础（五）揭秘SERDES高速面纱之多相数据提取电路与线路编码方案 这篇文章介绍了提出了问题，关于SERDES或者Transceiver为什么能跑这么高的速度？当然有它的独特技术特点，上篇文章中介绍了两种技术，一是多相提取技术，另一种是线路编码方案。本篇文章继续这个...
- 文章目录 写在前面正文材料分类基本原子模型回顾能量水平 交个朋友 写在前面 原文链接 相关博文 博客首页 注：知识搬运，供学习交流使用，侵联删！ 正文 我们处于半导体技术领域。 我们将从研究基本原子理论开始。 在这里，我们有一个很好的小原子，电子在周围飞来飞去。 对原子活性的基本了解对于理解电子电路中半导体器件的操作和应用是必不可少的。 诸如晶体... 文章目录 写在前面正文材料分类基本原子模型回顾能量水平 交个朋友 写在前面 原文链接 相关博文 博客首页 注：知识搬运，供学习交流使用，侵联删！ 正文 我们处于半导体技术领域。 我们将从研究基本原子理论开始。 在这里，我们有一个很好的小原子，电子在周围飞来飞去。 对原子活性的基本了解对于理解电子电路中半导体器件的操作和应用是必不可少的。 诸如晶体...
- 文章目录 写在前面正文模拟世界数字系统模拟和数字IC概括 交个朋友 写在前面 该教程探讨了重要的主题，这些主题使我们可以将集成电路分为两大类。 承接上一篇：集成电路简介 原文地址：Introduction to Analog and Digital Electronics 注：外文翻译，知识笔记与知识搬运，侵联删！ 正文 使用电子系统或组件的任何... 文章目录 写在前面正文模拟世界数字系统模拟和数字IC概括 交个朋友 写在前面 该教程探讨了重要的主题，这些主题使我们可以将集成电路分为两大类。 承接上一篇：集成电路简介 原文地址：Introduction to Analog and Digital Electronics 注：外文翻译，知识笔记与知识搬运，侵联删！ 正文 使用电子系统或组件的任何...
上滑加载中
推荐直播
-
码道新技能，AI 新生产力——从自动视频生成到开源项目解析2026/04/08 周三 19:00-21:00
童得力-华为云开发者生态运营总监/何文强-无人机企业AI提效负责人
本次华为云码道 Skill 实战活动，聚焦两大 AI 开发场景：通过实战教学，带你打造 AI 编程自动生成视频 Skill，并实现对 GitHub 热门开源项目的智能知识抽取，手把手掌握 Skill 开发全流程，用 AI 提升研发效率与内容生产力。
回顾中 -
华为云码道：零代码股票智能决策平台全功能实战2026/04/18 周六 10:00-12:00
秦拳德-中软国际教育卓越研究院研究员、华为云金牌讲师、云原生技术专家
利用Tushare接口获取实时行情数据，采用Transformer算法进行时序预测与涨跌分析，并集成DeepSeek API提供智能解读。同时，项目深度结合华为云CodeArts（码道）的代码智能体能力，实现代码一键推送至云端代码仓库，建立起高效、可协作的团队开发新范式。开发者可快速上手，从零打造功能完整的个股筛选、智能分析与风险管控产品。
回顾中 -
华为云码道全新升级，多会话并行与多智能体协作2026/05/08 周五 19:00-21:00
王一男-华为云码道产品专家；张嘉冉-华为云码道工程师；胡琦-华为云HCDE；程诗杰-华为云HCDG
华为云码道4月份版本全新升级，此次直播深度解读4月份产品特性，通过“特性解读+实操演示+实战案例+设计创新”的组合，全方位展现码道在多会话并行与多智能体协作方面的能力，赋能开发者提升效率
正在直播
热门标签