- 1、问题 用拉托斯特尼筛方法(Eratosthenes)查找区间质素个数 2、代码实现 #include <stdio.h>#define LEN 10000/** *Eratosthenes-埃拉托斯特尼筛方法找质数，给出要筛数值的范围n，先用2去筛，2的倍数不是质数， * 再用下一个素数，也就是3筛，把3留下，把3的倍数... 1、问题 用拉托斯特尼筛方法(Eratosthenes)查找区间质素个数 2、代码实现 #include <stdio.h>#define LEN 10000/** *Eratosthenes-埃拉托斯特尼筛方法找质数，给出要筛数值的范围n，先用2去筛，2的倍数不是质数， * 再用下一个素数，也就是3筛，把3留下，把3的倍数...
- 1、引言 可以修改IP，或同时修改CS和IP的指令统称为转移指令。概括地讲，转移指令就是可以控制CPU执行内存 中某处代码的指令。 8086CPU的转移行为有以下几类： 1. 同时修改CS和IP时，称为段间转移，比如：jmp 100:2a7。 2. 只修改IP时，称为段内转移，比如：jmp ax。 由于转移指令对IP的修改范围不同，段内转移又分为“短转移”和... 1、引言 可以修改IP，或同时修改CS和IP的指令统称为转移指令。概括地讲，转移指令就是可以控制CPU执行内存 中某处代码的指令。 8086CPU的转移行为有以下几类： 1. 同时修改CS和IP时，称为段间转移，比如：jmp 100:2a7。 2. 只修改IP时，称为段内转移，比如：jmp ax。 由于转移指令对IP的修改范围不同，段内转移又分为“短转移”和...
- 目录 前言 模60计数器 verilog设计代码如下： ISE综合 模24的8421BCD码计数器 原理 verilog HDL代码 测试文件 仿真波形 数字时钟计数器 verilog HDL代码 测试代码 仿真波形 ISE综合 前言 这是我刚开始写博客时候写的了，本身结构很丑，我于2018/8/2 15:26重新整理了下结构，就不删了... 目录 前言 模60计数器 verilog设计代码如下： ISE综合 模24的8421BCD码计数器 原理 verilog HDL代码 测试文件 仿真波形 数字时钟计数器 verilog HDL代码 测试代码 仿真波形 ISE综合 前言 这是我刚开始写博客时候写的了，本身结构很丑，我于2018/8/2 15:26重新整理了下结构，就不删了...
- cmd 命令大全 一 cleanmgr–打开磁盘清理工具 compmgmt.msc－－－计算机管理 conf—-启动 netmeeting charmap–－启动字符映射表 calc—-启动计算器 chkdsk.exe–－Chkdsk磁盘检查 cmd.exe–－CMD命令提示符 certmgr.msc–证书管理实用程序 cliconfg–SQL SERVER 客户端... cmd 命令大全 一 cleanmgr–打开磁盘清理工具 compmgmt.msc－－－计算机管理 conf—-启动 netmeeting charmap–－启动字符映射表 calc—-启动计算器 chkdsk.exe–－Chkdsk磁盘检查 cmd.exe–－CMD命令提示符 certmgr.msc–证书管理实用程序 cliconfg–SQL SERVER 客户端...
- 为什么要讲这个简单的问题，就是因为看到了一些比较玄乎的表达方式，归根到底也能得到二进制的原码和补码表示，但就是看着难受，为此，为了让自己不被同化，记录下最简单的求二进制原码和补码的方式。 数字信号处理涉及大量的数学运算，既然是数学运算，就涉及一个根本的问题，数字的表示方法。 数字的表示方法分为定点数的表示和浮点数的表示。就FPGA而言，其胜任定点运算的能力更为显著。 定... 为什么要讲这个简单的问题，就是因为看到了一些比较玄乎的表达方式，归根到底也能得到二进制的原码和补码表示，但就是看着难受，为此，为了让自己不被同化，记录下最简单的求二进制原码和补码的方式。 数字信号处理涉及大量的数学运算，既然是数学运算，就涉及一个根本的问题，数字的表示方法。 数字的表示方法分为定点数的表示和浮点数的表示。就FPGA而言，其胜任定点运算的能力更为显著。 定...
- Xilinx 7 Series FPGA and Zynq-7000 All Programmable SoC Libraries Guide for HDL Designs 最近在看关于Ultrafast设计方法学的视频以及Vivado design Methodology的用户手册时，总是提到SRL，我总是很困惑，总是用这个缩写，到底是啥，也许没有看这些东西的时候，我还... Xilinx 7 Series FPGA and Zynq-7000 All Programmable SoC Libraries Guide for HDL Designs 最近在看关于Ultrafast设计方法学的视频以及Vivado design Methodology的用户手册时，总是提到SRL，我总是很困惑，总是用这个缩写，到底是啥，也许没有看这些东西的时候，我还...
- （1）>>>（算术右移）与>>（逻辑右移）的区别： 逻辑右移就是不考虑符号位，右移一位，左边补零即可。算术右移需要考虑符号位，右移一位，若符号位为1，就在左边补1,；否则，就补0。 所以算术右移也可以进行有符号位的除法，右移,n位就等于除2的n次方。 例如，8位二进制数11001101分别右移一位。 逻辑右移就是[0]1100110算术右移就是... （1）>>>（算术右移）与>>（逻辑右移）的区别： 逻辑右移就是不考虑符号位，右移一位，左边补零即可。算术右移需要考虑符号位，右移一位，若符号位为1，就在左边补1,；否则，就补0。 所以算术右移也可以进行有符号位的除法，右移,n位就等于除2的n次方。 例如，8位二进制数11001101分别右移一位。 逻辑右移就是[0]1100110算术右移就是...
- 5月7日 按键防抖 1. 用verilog实现按键抖动消除电路，抖动小于15ms，输入时钟12MHz。 在编写Verilog代码之前，先分析下一些前提问题，首先是几个按键（1个，多个），我们以1个和三个为例； 其次是算下按键按下后计数多少后，采样按键值，这个需要简单的运算：输入时钟为12MHz，也就是大约80ns的周期，那么去除15ms的抖动，需要计数多少次呢？ 经... 5月7日 按键防抖 1. 用verilog实现按键抖动消除电路，抖动小于15ms，输入时钟12MHz。 在编写Verilog代码之前，先分析下一些前提问题，首先是几个按键（1个，多个），我们以1个和三个为例； 其次是算下按键按下后计数多少后，采样按键值，这个需要简单的运算：输入时钟为12MHz，也就是大约80ns的周期，那么去除15ms的抖动，需要计数多少次呢？ 经...
- 今天在参考大佬的RS232 Receiver的时候，用到了`ifdef指令，我虽知道它是条件编译指令，但是内容已经忘了差不多了，也不敢胡乱猜测。今天趁此机会总结一下： 一般情况下，Verilog HDL源程序中所有的行都参加编译。但是有时候希望对其中的一部份内容只有在条件满足的时候才进行编译，也就是对一部分内容指定编译的条件，这就是“条件编译”。有时，希望当满足条件时对一组... 今天在参考大佬的RS232 Receiver的时候，用到了`ifdef指令，我虽知道它是条件编译指令，但是内容已经忘了差不多了，也不敢胡乱猜测。今天趁此机会总结一下： 一般情况下，Verilog HDL源程序中所有的行都参加编译。但是有时候希望对其中的一部份内容只有在条件满足的时候才进行编译，也就是对一部分内容指定编译的条件，这就是“条件编译”。有时，希望当满足条件时对一组...
- 1. bit, byte, word, dword, qword的区别 ？ 1 qword = 4 word; 1 dword = 2 word; 1 word = 2 byte; 1 byte = 8 bit; 百度百科的解释： qword 1个二进制位称为1个bit，8个二进制位称为1个Byte，也就是1个字节（8位），2个字节就是1个Word（1个字，1... 1. bit, byte, word, dword, qword的区别 ？ 1 qword = 4 word; 1 dword = 2 word; 1 word = 2 byte; 1 byte = 8 bit; 百度百科的解释： qword 1个二进制位称为1个bit，8个二进制位称为1个Byte，也就是1个字节（8位），2个字节就是1个Word（1个字，1...
- 博文目录 写在前面正文多维数组多维数组赋值内存寄存器变量应用实例寄存器阵列应用实例 参考资料交个朋友 写在前面 上篇博客讲了单比特的变量称为标量，多比特的变量称为向量。其实向量就类似于C或者其他语言中的一维数组，如果是reg类型的变量，对应的硬件逻辑是寄存器。 本篇博文进一步延伸，Verilog中也存在多维数组，它对应的硬件逻辑可以是存储器，诸如... 博文目录 写在前面正文多维数组多维数组赋值内存寄存器变量应用实例寄存器阵列应用实例 参考资料交个朋友 写在前面 上篇博客讲了单比特的变量称为标量，多比特的变量称为向量。其实向量就类似于C或者其他语言中的一维数组，如果是reg类型的变量，对应的硬件逻辑是寄存器。 本篇博文进一步延伸，Verilog中也存在多维数组，它对应的硬件逻辑可以是存储器，诸如...
- 你或许也知道，正是JVM( Java Virtusal Machine，Java虚拟机)使得Java成为遵循“一次编写，处处运行”的范例。JVM包括如下核心组件： 堆栈持久代及方法区JIT编译器代码缓存 堆是你的应用程序代码中new操作符分配内存的地方。栈存储的是你在某个方法作用域内要进行赋值的那些本地变量。有一点需要注意的是，方法作用域内所定义的变量在方法结束后将会被删... 你或许也知道，正是JVM( Java Virtusal Machine，Java虚拟机)使得Java成为遵循“一次编写，处处运行”的范例。JVM包括如下核心组件： 堆栈持久代及方法区JIT编译器代码缓存 堆是你的应用程序代码中new操作符分配内存的地方。栈存储的是你在某个方法作用域内要进行赋值的那些本地变量。有一点需要注意的是，方法作用域内所定义的变量在方法结束后将会被删...
- 目录 背景 测试一 Verilog HDL语言描述 测试代码 仿真波形图 测试二 Verilog HDL语言描述 测试代码 仿真图 ISE综合 RTL Schematic 测试三 环形移位寄存器（右移） Verilog HDL描述 测试代码 仿真波形图 ISE综合 背景 之所以单独把这个简单的东西拿出来，就是因为这个东西我可能要用到，不... 目录 背景 测试一 Verilog HDL语言描述 测试代码 仿真波形图 测试二 Verilog HDL语言描述 测试代码 仿真图 ISE综合 RTL Schematic 测试三 环形移位寄存器（右移） Verilog HDL描述 测试代码 仿真波形图 ISE综合 背景 之所以单独把这个简单的东西拿出来，就是因为这个东西我可能要用到，不...
- 文章目录 前言数字电路中的隐患寄存器输出的不稳定态单触发器寄存器多触发器寄存器不稳定态对数字电路的影响特定情况下去除不稳定态的方法消除不稳定态的原理格雷码简介常用的格雷码编、解码方法从自然二进制码到格雷码从格雷码到自然二进制码 从卡诺图看格雷码编码的非唯一性采用格雷码消除不稳定态 前言 了解数字电路中的隐患十分有必要，只有对此了如指掌，才能在实际问题... 文章目录 前言数字电路中的隐患寄存器输出的不稳定态单触发器寄存器多触发器寄存器不稳定态对数字电路的影响特定情况下去除不稳定态的方法消除不稳定态的原理格雷码简介常用的格雷码编、解码方法从自然二进制码到格雷码从格雷码到自然二进制码 从卡诺图看格雷码编码的非唯一性采用格雷码消除不稳定态 前言 了解数字电路中的隐患十分有必要，只有对此了如指掌，才能在实际问题...
- 目录 前言 1、算术运算符 2、赋值运算符 3、比较运算符 4、逻辑运算符 5、位运算符 点赞再看，养成赞美的习惯，微信搜一搜【香菜聊游戏】关注我。 前言 在通常代码逻辑处理中，我们常常都会使用到运算符，今天我们就详细了解一下运算符的使用以及分类。运算符是对常量或者变量进行操作的符号，它分为算术运算符、赋值运算符、比较运算符、逻辑运... 目录 前言 1、算术运算符 2、赋值运算符 3、比较运算符 4、逻辑运算符 5、位运算符 点赞再看，养成赞美的习惯，微信搜一搜【香菜聊游戏】关注我。 前言 在通常代码逻辑处理中，我们常常都会使用到运算符，今天我们就详细了解一下运算符的使用以及分类。运算符是对常量或者变量进行操作的符号，它分为算术运算符、赋值运算符、比较运算符、逻辑运...
上滑加载中
推荐直播
-
HDC深度解读系列 - Serverless与MCP融合创新，构建AI应用全新智能中枢2025/08/20 周三 16:30-18:00
张昆鹏 HCDG北京核心组代表
HDC2025期间，华为云展示了Serverless与MCP融合创新的解决方案，本期访谈直播，由华为云开发者专家(HCDE)兼华为云开发者社区组织HCDG北京核心组代表张鹏先生主持，华为云PaaS服务产品部 Serverless总监Ewen为大家深度解读华为云Serverless与MCP如何融合构建AI应用全新智能中枢
去报名 -
苏州工业园区“华为云杯”2025人工智能应用创新大赛赛中直播2025/08/21 周四 16:00-17:00
Vz 华为云AIoT技术布道师
本期直播将与您一起探讨如何基于华为云IoT平台全场景云服务，结合AI、鸿蒙、大数据等技术，打造有创新性，有竞争力的方案和产品。
即将直播
热门标签